JPH02143519A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH02143519A
JPH02143519A JP29736288A JP29736288A JPH02143519A JP H02143519 A JPH02143519 A JP H02143519A JP 29736288 A JP29736288 A JP 29736288A JP 29736288 A JP29736288 A JP 29736288A JP H02143519 A JPH02143519 A JP H02143519A
Authority
JP
Japan
Prior art keywords
film
insulating film
resist
selectively
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29736288A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29736288A priority Critical patent/JPH02143519A/ja
Publication of JPH02143519A publication Critical patent/JPH02143519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置におけるコンタクトホール等の配
線用開口部内に選択的に高融点金属膜を形成する配線の
形成方法に関する。
[発明の概要] 本発明は、配線の形成方法において、 下層被配線層上に、絶縁膜及び該絶縁膜に対して選択的
に除去可能な膜を順次形成し、前記絶縁膜及び該絶縁膜
に対して選択的に除去可能な膜に連通ずる開口部を形成
し、次いで前記選択的に除去可能な膜のみを除去した後
、前記開口部内に高融点金属膜を選択的に形成すること
により、レジスト中の不純物が配線部周辺に残留するこ
とのない良好な配線の形成を可能にしたものである。
[従来の技術] 近年、半導体装置の高集積化に伴ない微細な接続孔に配
線を形成する技術がとりわけ重要な課題となっており、
集積度を上げるための微細化は、主に横方向になされ、
絶縁耐圧の維持と浮遊容量の増大の防止のため縦方向の
縮小は大きく進まない。そのため、コンタクトホールや
層間接続孔のアスペクト比は高くなる傾向にある。そこ
で、高アスペクト比の開孔内に選択的に配線が形成出来
るタングステン選択CVD法が重要な技術となっている
このタングステン選択CVD法を用いた従来の配線の形
成方向としては、第2図A及び第2図Bに示すものが知
られている。この方法は、まず第2図Aに示すように、
例えば、n゛型の不純物拡散領域1aを有するシリコン
基板lの上に、CVD法にて絶縁膜である5jos膜2
を形成する。
次に、フォトリソグラフィー法を用いてポジ型レジスト
でレジスト3のパターンを形成する。
次に、第2図Bに示すように、レジスト3をマスクにし
て反応性イオンエツチング(RI E)を行ないSiO
2膜2に開口部2aを形成した後、SiH4還元のタン
グステン選択CVD法を用いて開口?!S2a内にタン
グステン(W)膜4を堆積させることにより、配線を形
成している。
しかしながら、このような従来の方法においては、Si
ng膜2をRIE法によりエツチングした際に残るレジ
スト3中の不純物や、シリコン還元の反応副生成物など
が、レジストのアッシング後、開口部2a内壁や5iO
z膜2上面に付着し、これら不純物等が核となってタン
グステン粒4aが成長するため、配線のみを選択的に得
ることができなくなる問題点がある。
この対策として、特開昭62−210644号公報に開
示された技術が知られている。この方法は、北記タング
ステン粒’4 aを除去する工程とタングステン膜4を
堆積させる工程とを何度も繰り返し行なうというもので
ある。
[発明が解決しようとする課題] しかしながら、このような従来例は、タングステン粒4
aの発生を根本から解消するものではなく、タングステ
ン粒4aの除去工程とタングステン膜4の堆積工程を幾
度も繰り返す必要があるため、工程が煩雑となる問題点
がある。
本発明は、斯る問題点に着目して創案されたものであっ
て、絶縁膜上に高融点金属の粒等の発生がなく、簡便な
工程で行なえる配線の形成方法を得んとするものである
[課題を解決するための手段] そこで、本発明は、下層被配線層上に、絶縁膜及び該絶
縁膜に対して選択的に除去可能な膜を順次形成し、前記
絶縁膜及び該絶縁膜に対して選択的に除去可能な膜に連
通ずる開口部を形成し、次いで前記選択的に除去可能な
膜のみを除去した後、前記開口部内に高融点金属膜を選
択的に形成することを、その解決手段とする。
[作用] 絶縁膜及びこの絶縁膜に対して選択的に除去可能な膜と
に開口部を形成した後、上層である前記選択的に除去可
能な膜のみを除去することにより、例えば開口部を形成
する際にマスクとして用いられたレジスト中の不純物が
当該膜に付着していた場合も該膜と同時に除去されるた
め、絶縁膜上に不純物が残留せず、高融点金属粒の成長
が防止される。
[実施例] 以下、本発明に係る配線の形成方法の詳細を図面に示す
実施例に基づいて説明する。
(第1工程) 先ず、第1図Aは、本実施例の第1工程を示す断面図で
あり、同図中、11は例えばn゛の不純物拡散領域11
aが形成された、下層被配線層としてのシリコン基板1
1である。次に、このシリコン基板IIの表面に、絶縁
膜としてのSin。
膜12及びこの5iOz膜12に対して選択的に除去可
能な膜であるSiN膜を、順次CVD法により積層、形
成する。
(第2工程) 次に、第1図Bに示すように、5−iN膜13J二にレ
ノスト14のパターンを形成して、シリコン基板11の
不純物拡散領域11a上のS10.膜12及びSiN膜
13に、レジスト14をマスクとしてRIEを行なって
開口部16を形成する。
(第3工程) 次に、第1図Cに示すように、レジスト14を除去(ア
ッシング)した後、SiN膜13のみを熱リン酸などに
よりSiO3膜12に対して選択的に除去する。
(第4工程) 次に、第1図りに示すように、タングステン選択CVD
法を用いて開口部16内のみにタングステン膜15を形
成する。
以上、実施例について説明したが、上記実施例の第2工
程におて、レジスト14を除去し後、レジスト14中の
不純物が付着する可能性のあるSiN膜13を除去した
ため、上記第3工程で露出した5iOz膜12主12上
、前記不純物が付着することがない。このため、第4工
程のタングステン膜I5の堆積においても5iOz膜1
2主12上ングステン粒が発生することがない。
なお、上記実施例においては、高融点金属としてタング
ステンを用いたが、この他チタン(Ti)モリブデン(
MO)等の各種の高融点金属を用いてもよい。
また、SiN膜13の他に絶縁膜に(SiOy)に対し
て選択的に除去可能な他の膜を用いることも勿論可能で
ある。
さらに、高融点金属膜を選択的に形成する方法は、上記
実施例で用いたタングステン選択CVD法に限るもので
はない。
このように、本発明は、各種の設計変更が可能であり、
また、コンタクトホールに限らず、多層配線の層間の接
続をする層間接続孔などにも適用可能である。
[発明の効果] 以上の説明から明らかなように、本発明に係る配線の形
成方法に依れば、絶縁膜上に高融点金属の粒等の発生を
抑える効果があり、良質な配線を歩留り良く得ることが
出来る。また、高融点金属の粒等の除去工程を要するこ
とがなくプロセスの簡略化を図れる効果がある。
【図面の簡単な説明】
第1図A〜第1図りは本発明に係る配線の形成方法を示
す断面図、第2図A及び第2図Bは、従来例を示す断面
図である。 11・・・ンリコン基板(下層被配線層)、12・・S
iO2膜(絶縁膜)、13・・・SiN膜、15・・・
タングステン膜(高融点金属膜)、16・・・開口部。 2示T件庁面図(オ1工脛) 第1図A (オ2工且) 第1図B (オ3工脛) 第 1図C (オ4工猛) 第 図 り 第 図A (凌工程) 第2図B

Claims (1)

    【特許請求の範囲】
  1. (1)下層被配線層上に、絶縁膜及び該絶縁膜に対して
    選択的に除去可能な膜を順次形成し、前記絶縁膜及び該
    絶縁膜に対して選択的に除去可能な膜に連通する開口部
    を形成し、次いで前記選択的に除去可能な膜のみを除去
    した後、前記開口部内に高融点金属膜を選択的に形成す
    ることを特徴とする配線の形成方法。
JP29736288A 1988-11-25 1988-11-25 配線の形成方法 Pending JPH02143519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29736288A JPH02143519A (ja) 1988-11-25 1988-11-25 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29736288A JPH02143519A (ja) 1988-11-25 1988-11-25 配線の形成方法

Publications (1)

Publication Number Publication Date
JPH02143519A true JPH02143519A (ja) 1990-06-01

Family

ID=17845517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29736288A Pending JPH02143519A (ja) 1988-11-25 1988-11-25 配線の形成方法

Country Status (1)

Country Link
JP (1) JPH02143519A (ja)

Similar Documents

Publication Publication Date Title
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPH1064916A (ja) 半導体素子の金属配線製造方法
JPS61139026A (ja) 半導体装置の製造方法
JPS6266679A (ja) 半導体装置の製造方法
JPS6066435A (ja) 薄膜形成方法
JPS6197825A (ja) 半導体装置の製造方法
JP2702010B2 (ja) 半導体装置の製造方法
JPH10223556A (ja) 半導体装置の製造方法
JPH0629399A (ja) 半導体装置の製造方法
JPS62261153A (ja) 半導体装置の製造方法
JPS59175124A (ja) 半導体装置の製造方法
JPH01270333A (ja) 半導体装置の製造方法
JPH02170431A (ja) 半導体装置の製造方法
JPS62124741A (ja) 半導体装置の製造方法
JPH01238043A (ja) 配線形成方法
JP2000183167A (ja) 半導体装置の製造方法
JPH0334319A (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法
JPH06342850A (ja) 半導体集積回路装置およびその製造方法
JPH0411732A (ja) 半導体装置の製造方法
JPS6218716A (ja) 半導体装置の製造方法
JPH0468532A (ja) 半導体装置の製造方法
JPS62295438A (ja) コンタクトホ−ルの形成方法
JPH03169018A (ja) 半導体集積回路の製造方法
JPH09116003A (ja) 半導体装置及び半導体装置の製造方法