JPH01194427A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH01194427A
JPH01194427A JP63020585A JP2058588A JPH01194427A JP H01194427 A JPH01194427 A JP H01194427A JP 63020585 A JP63020585 A JP 63020585A JP 2058588 A JP2058588 A JP 2058588A JP H01194427 A JPH01194427 A JP H01194427A
Authority
JP
Japan
Prior art keywords
lead frame
soft solder
semiconductor pellet
recess
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63020585A
Other languages
English (en)
Inventor
Shinichi Shiyugiyou
修行　新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63020585A priority Critical patent/JPH01194427A/ja
Publication of JPH01194427A publication Critical patent/JPH01194427A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置組立用リードフレームに関し、特に
半導体ペレットとリードフレームの接着にソフトソルダ
ーを用いる構造で使用するリードフレームの構造に関す
る。
〔従来の技術〕
従来、この種のリードフレームは、第２図に示すように
半導体ペレットを接着する面１が均一な平面になってお
り、ソフトソルダー４を用いた接着構造の場合、ソフト
ソルダー４はリードフレーム上をかなりのバラツキをも
って拡がり、半導体ペレットをその上に接着した時、半
導体ペレ、ントとリードフレームの間のソフトソルダー
の厚さバラツキが大きくなる傾向があった。
〔発明が解決しようとする課題〕
上述した従来のリードフレームは、半導体ペレットトリ
ードフレームをソフトソルダで接着した時、半導体ペレ
ットとリードフレームの間にあり接着剤となるソフトソ
ルダーの厚さのバラツキが大きく、信頼性試験の断続通
電試験で不具合を起こす危険性を有していた。
〔課題を解決するための手段〕
本発明によれば、ソフトソルダーを用いて半導体ペレッ
トを固着するリードフレームにおいて、リードフレーム
のソフトソルダー塗布面に凹部ヲ設けたリードフレーム
が得られる。本発明のリードフレームは、半導体ペレッ
ト接着面、即ちソフトソルダ塗布面にそのリードフレー
ムに適した凹部を設け、その中にソフトソルダを塗布す
るようにし、ソフトソルタ塗布時に、ソフトソルダがそ
の凹部におさまるようにして、ソフトソルダがリードフ
レーム上に拡がるバラツキを作成したものである。
従来平坦たったリードフレームの半導体ペレット接着面
に凹部を設けることにより、その上に塗布するソフトソ
ルダの拡がりバラツキを減少させることができ、半田厚
バラツキで信頼性不具合の原因になっていた従来のリー
ドフレームの問題点を解決できる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（Ａ）〜（Ｃ）は本発明の一実施例を示しており
、第１図（Ａ）は斜視図である。第１図（Ａ）において
番号３て示すのが本発明による凹部形成部であり、断面
図である第１図（Ｂ）でみるとソフトソルダ４の拡がり
バラツキが凹部３で制限され、第１図（Ｃ）に示すよう
にこの上に半導体ペレット５を接着したとき半導体ペレ
ット５とリードフレーム上の半田（ソルダ）４は厚さに
バラツキなく均一な構成が得られることになる。
〔発明の効果〕
以上説明したように本発明は、リードフレームの半導体
装置接着に凹部な設けることにより均一なソフトソルダ
厚が得られ工程能力向上、信頼性向上できる効果がある
。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は本発明の一実施例を示す図で、
第１図（Ａ）は斜視図、第１図（Ｂ）、　（Ｃ）は縦断
面図、第２図は従来の縦断面図である。 １・・・・・・リードフレームの半導体ペレット接着面
、２・・・・・・リードフレームの外部リード部、３・
・・・・・凹部、４・・・・・・ソフトソルダ、５・・
・・・・半導体ペレット、６・・・・・・ソフトソルダ
厚。 代理人　弁理士　　内　原　　　晋 乙ソフトツルグツｉ 石　１　目

Claims (1)

    【特許請求の範囲】
  1. 　ソフトソルダーを用いて半導体ペレットを固着するリ
    ードフレームにおいて、該リードフレームのソフトソル
    ダー塗布面に凹部を設けたことを特徴とするリードフレ
    ーム。
JP63020585A 1988-01-29 1988-01-29 リードフレーム Pending JPH01194427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63020585A JPH01194427A (ja) 1988-01-29 1988-01-29 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020585A JPH01194427A (ja) 1988-01-29 1988-01-29 リードフレーム

Publications (1)

Publication Number Publication Date
JPH01194427A true JPH01194427A (ja) 1989-08-04

Family

ID=12031304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020585A Pending JPH01194427A (ja) 1988-01-29 1988-01-29 リードフレーム

Country Status (1)

Country Link
JP (1) JPH01194427A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022190980A (ja) * 2021-06-15 2022-12-27 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022190980A (ja) * 2021-06-15 2022-12-27 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH02154482A (ja) 樹脂封止型半導体発光装置
JP2788011B2 (ja) 半導体集積回路装置
JPH0366152A (ja) 半導体集積回路モジュール
JP2740500B2 (ja) 電子部品テーピング構造
JPS63288029A (ja) 樹脂封止型半導体装置
JPH01181553A (ja) サイドブレーズ型セラミック基板
JPS63248155A (ja) 半導体装置
JPS583400A (ja) 圧電振動子の製造方法
KR100219348B1 (ko) 페이스트를 이용한 칩 부착방법
JPH0452621B2 (ja)
JPH0499337A (ja) 半導体装置の製造方法
JPH04124847A (ja) ベアチップ実装方法
JPS59210692A (ja) 基板のベ−ス接着方法
JPS5927536A (ja) 半導体装置及びその製造方法
JPH033999B2 (ja)
JPS60129390U (ja) 板状電子部品の包装体
JPH04369109A (ja) 超音波遅延線のリード線接続方法
JPS6124315A (ja) 表面波装置の製造方法
JPH02170440A (ja) 集積回路装置のダイボンディング方法
JPS61150352A (ja) 半導体装置
JPS6245133A (ja) ペレツト付方法
JPH04126420U (ja) 圧電振動子
JPH08306744A (ja) 電子部品
JPH05206350A (ja) セラミック基板への金属フレームの接合方法
JPS6226832A (ja) 半導体素子のマウント方法