JPH0217613A - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法Info
- Publication number
- JPH0217613A JPH0217613A JP63168247A JP16824788A JPH0217613A JP H0217613 A JPH0217613 A JP H0217613A JP 63168247 A JP63168247 A JP 63168247A JP 16824788 A JP16824788 A JP 16824788A JP H0217613 A JPH0217613 A JP H0217613A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- firing
- forming
- fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はチップ抵抗器の製造方法に関するものである。
従来の技術
従来、チップ抵抗器は、第３図に示すように分割用スリ
ットの入った焼成済の板状のアルミナ基板１上のチップ
個片の両端に第一電極２を形成し、その両端の一部に重
ねるようにして、抵抗体３を印刷、焼成した後、抵抗値
修正を施し、この抵抗体３をガラスの保護膜で被覆し、
アルミナ基板１を分割した後、第一電極２と接して、こ
の分割基１、発明の名称 チップ抵抗器の製造方法 ２、特許請求の範囲 （１）低温焼成用セラミック材料を成形したンート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部 ３、が重なるように抵抗体を印刷し乾
燥する工程と、前記グリーンシート基材に分割用スリッ
トを形成する工程と、前記グリーンンート基材、導体電
極及び抵抗体を同時に焼成する工程と、前記焼成済抵抗
体の抵抗値をそろえるだめの抵抗値修正工程と、前記焼
成済抵抗体及び抵抗修正部分を保護膜で被覆する工程と
、前記保護膜の硬化で抵抗体焼成温度より低い温度で焼
成する工程と、両端面電極を形成するための堕備として
短冊状に分割を行う一次分割工程と、前記分割された短
冊状基板の両端面に導体電極を形成す板４の両側面部に
第二電極６を形成した製法が採られていた。
ットの入った焼成済の板状のアルミナ基板１上のチップ
個片の両端に第一電極２を形成し、その両端の一部に重
ねるようにして、抵抗体３を印刷、焼成した後、抵抗値
修正を施し、この抵抗体３をガラスの保護膜で被覆し、
アルミナ基板１を分割した後、第一電極２と接して、こ
の分割基１、発明の名称 チップ抵抗器の製造方法 ２、特許請求の範囲 （１）低温焼成用セラミック材料を成形したンート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部 ３、が重なるように抵抗体を印刷し乾
燥する工程と、前記グリーンシート基材に分割用スリッ
トを形成する工程と、前記グリーンンート基材、導体電
極及び抵抗体を同時に焼成する工程と、前記焼成済抵抗
体の抵抗値をそろえるだめの抵抗値修正工程と、前記焼
成済抵抗体及び抵抗修正部分を保護膜で被覆する工程と
、前記保護膜の硬化で抵抗体焼成温度より低い温度で焼
成する工程と、両端面電極を形成するための堕備として
短冊状に分割を行う一次分割工程と、前記分割された短
冊状基板の両端面に導体電極を形成す板４の両側面部に
第二電極６を形成した製法が採られていた。
発明が解決しようとする課題
上記従来のチップ抵抗器は、既に分割用スリット溝の入
った焼成済セラミック基材を母材としており、セラミッ
ク基材の焼成時における収縮のバラツキがあるため、電
極及び抵抗体を印刷するための印刷マスクパターンは、
収縮の度合いに合せて何種類も用意を必要とし、そうで
なければ、セラミック基材そのものを印刷マスクパター
ンに合せて選別を行う必要があり、さらに、収縮のバラ
ツキを抑える方法で、セラミック基材の外形寸法を小さ
くして電極及び抵抗体を印刷しているが、いずれにして
も工数面において改善を図るには限界がある。
った焼成済セラミック基材を母材としており、セラミッ
ク基材の焼成時における収縮のバラツキがあるため、電
極及び抵抗体を印刷するための印刷マスクパターンは、
収縮の度合いに合せて何種類も用意を必要とし、そうで
なければ、セラミック基材そのものを印刷マスクパター
ンに合せて選別を行う必要があり、さらに、収縮のバラ
ツキを抑える方法で、セラミック基材の外形寸法を小さ
くして電極及び抵抗体を印刷しているが、いずれにして
も工数面において改善を図るには限界がある。
本発明は、上記問題に鑑みなされたもので、セラミック
基材の焼成前、つまり、グリーンシート状態時に、電極
及び抵抗体を印刷し、その後−指間時焼成を行うもので
、セラミック基材特有の焼成による収縮のバラツキを、
材料面及び工程面より改善を図り全く無視できるものと
したものである。
基材の焼成前、つまり、グリーンシート状態時に、電極
及び抵抗体を印刷し、その後−指間時焼成を行うもので
、セラミック基材特有の焼成による収縮のバラツキを、
材料面及び工程面より改善を図り全く無視できるものと
したものである。
課題を解決するだめの手段
この問題点を解決するために本発明は、低温焼成用セラ
ミック材料を成形、押出したシート状のグリーンシート
基材の片面又は両面の一部に、第−電極及び第二電極を
印刷・乾燥し、前記画電極の一部が重なるように抵抗体
を印刷・乾燥した後、前記グリーンゲート基材に分割用
スリットを形成し、前記グリーンシート基材、電極及び
抵抗体を同時に高温焼成して、セラミック基板、電極及
び抵抗体を構成し、そのあと抵抗値をそろえるための抵
抗値修正を施したものである。従って、セラミック基材
の焼成ｉ１に、電極、抵抗体及び分割用スリットが形成
されており、焼成による収縮のバラツキは全く無視でき
るものである。
ミック材料を成形、押出したシート状のグリーンシート
基材の片面又は両面の一部に、第−電極及び第二電極を
印刷・乾燥し、前記画電極の一部が重なるように抵抗体
を印刷・乾燥した後、前記グリーンゲート基材に分割用
スリットを形成し、前記グリーンシート基材、電極及び
抵抗体を同時に高温焼成して、セラミック基板、電極及
び抵抗体を構成し、そのあと抵抗値をそろえるための抵
抗値修正を施したものである。従って、セラミック基材
の焼成ｉ１に、電極、抵抗体及び分割用スリットが形成
されており、焼成による収縮のバラツキは全く無視でき
るものである。
作用
本発明は、低温焼成用セラミック材料を用い、グリーン
シート基材の片面又は両面の一部に、第−電極及び第二
電極、さらに抵抗体を同時焼成（８６０℃〜１ｏｏＯ℃
）することにより、セラミック基材特有の焼成による収
縮のバラツキを、材料面及び工程面より改善を図り全く
無視できるようにしたものである。
シート基材の片面又は両面の一部に、第−電極及び第二
電極、さらに抵抗体を同時焼成（８６０℃〜１ｏｏＯ℃
）することにより、セラミック基材特有の焼成による収
縮のバラツキを、材料面及び工程面より改善を図り全く
無視できるようにしたものである。
実施例
本発明の実施例を第」図、第２図に示す製造工程順に説
明する。
明する。
（実施例１）
まず、第１図に示すように低温焼成用セラミック材料（
Ｃ＆Ｏ、ＰｂＯ、Ｂ２Ｏ３，Ｓ工０２系）と有機バイン
ダーと水を混合し、脱水５真空土練工程を経た後、スリ
ット形状の溝をもつダイス１８を通して成形・押出しを
行ってグリーンゲート基材６を得、熱風乾燥する。この
グリーンゲート基材６を次工程以降、取扱いを容易にす
るためにプレス等で所定の大きさに打抜き揃える。
Ｃ＆Ｏ、ＰｂＯ、Ｂ２Ｏ３，Ｓ工０２系）と有機バイン
ダーと水を混合し、脱水５真空土練工程を経た後、スリ
ット形状の溝をもつダイス１８を通して成形・押出しを
行ってグリーンゲート基材６を得、熱風乾燥する。この
グリーンゲート基材６を次工程以降、取扱いを容易にす
るためにプレス等で所定の大きさに打抜き揃える。
次いで、グリーンシート基材６の片面部、及び両面部の
一部に高温焼成厚膜電極Ｐ（１−ムｇやムｇペーストを
、ヌクリーン印刷工法等で塗膜を形成した後、熱風乾燥
して、第一電極７．８及び第二電極９，１ｏを設ける。
一部に高温焼成厚膜電極Ｐ（１−ムｇやムｇペーストを
、ヌクリーン印刷工法等で塗膜を形成した後、熱風乾燥
して、第一電極７．８及び第二電極９，１ｏを設ける。
さらに、高温焼成厚膜抵抗（ＲｕＯ２系）ペーストをス
クリーン印刷工法や描画印刷工法などで印刷した後、乾
燥した抵抗体１１を前記電極７．８又は９，１ｏの一部
に接続して形成する。次に、上記グリーンゲート基材６
に分割用スリット溝１４．１５を形成する。
クリーン印刷工法や描画印刷工法などで印刷した後、乾
燥した抵抗体１１を前記電極７．８又は９，１ｏの一部
に接続して形成する。次に、上記グリーンゲート基材６
に分割用スリット溝１４．１５を形成する。
上記の電極、抵抗印刷済グリーンゲート基材６を８５０
’（〜９５０’（：の空気雰囲気炉で同時焼成された
抵抗体にレーザートリミングを施し、所望の抵抗値を得
る。
’（〜９５０’（：の空気雰囲気炉で同時焼成された
抵抗体にレーザートリミングを施し、所望の抵抗値を得
る。
さらに、防湿および絶縁効果を目的に抵抗体修正部分を
ガラヌペーストによる保護膜１６で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
１７を行い、抵抗体焼成温度より低い温度（６ｏＯ℃前
後）で焼成する。
ガラヌペーストによる保護膜１６で被覆し、前記ガラス
ペーストと同質のペーストにて所定の抵抗値表示の捺印
１７を行い、抵抗体焼成温度より低い温度（６ｏＯ℃前
後）で焼成する。
上記チップ抵抗基板を分割用スリット溝１４に沿って短
冊状に一次分割をおこない、次に、上記第一電極７，８
および第二電極９，１ｏと個々に導通をはかるために、
分割された端面に高温焼成厚膜電極Ｐｄ−ＡｇやＡｇペ
ーストによる端面電極１２．１３の塗布を行い、抵抗体
焼成温度より低い温度で焼成する。
冊状に一次分割をおこない、次に、上記第一電極７，８
および第二電極９，１ｏと個々に導通をはかるために、
分割された端面に高温焼成厚膜電極Ｐｄ−ＡｇやＡｇペ
ーストによる端面電極１２．１３の塗布を行い、抵抗体
焼成温度より低い温度で焼成する。
さらに、前記チップ抵抗器を分割用スリット溝１６に沿
って個片に二次分割を行ったのち、分割片の電極部にエ
ソクル下地メッキ後スズまたはハンダの何れかまたは組
合わせた電気メッキを施し洗浄、乾燥後、抵抗値チエツ
クを実施する。
って個片に二次分割を行ったのち、分割片の電極部にエ
ソクル下地メッキ後スズまたはハンダの何れかまたは組
合わせた電気メッキを施し洗浄、乾燥後、抵抗値チエツ
クを実施する。
以上の製造工程によりチップ抵抗器が得られる。
（実施例２）
第２図に本発明の第２の実施例を示しており、第２図に
おいて、第１図に示す部分と同一部分については、同一
番号を付して説明を省略する。
おいて、第１図に示す部分と同一部分については、同一
番号を付して説明を省略する。
この実施例においては、実施例１において所定の大きさ
に打抜きした工程を、スリット溝入れ工程の後に入替え
た構成にしたものである。
に打抜きした工程を、スリット溝入れ工程の後に入替え
た構成にしたものである。
この構成により、電極印刷から打抜きまでの工程は、ロ
ール状での搬送形態をとり、小品種多量生産型の製造方
法であり、印刷工程および乾燥工程においてオートロー
ダの簡素化、低コスト化および印刷位置決めの容易さ等
のメリットがある。
ール状での搬送形態をとり、小品種多量生産型の製造方
法であり、印刷工程および乾燥工程においてオートロー
ダの簡素化、低コスト化および印刷位置決めの容易さ等
のメリットがある。
発明の効果
以上のように本発明は、同時焼成により電極。
抵抗体とも１回の焼成で可能であり、作業工数の削減が
大幅に図れ、さらに、セラミック基材と電極、抵抗体が
同時焼成のため、従来例に見られるセラミック基板の熱
収縮に伴う寸法バラツキの影響がなく、電極および抵抗
印刷マスク寸法の分類が不要となり、しかも、印刷にお
ける寸法精度において、マスクの精度およびスリット溝
入れの精度にのみ寸法制約を受けるため、数十ミクロン
の寸法精度で基板の外形寸法に対するパターンの形成が
可能で外観的に製品の品質を向上させることができる。
大幅に図れ、さらに、セラミック基材と電極、抵抗体が
同時焼成のため、従来例に見られるセラミック基板の熱
収縮に伴う寸法バラツキの影響がなく、電極および抵抗
印刷マスク寸法の分類が不要となり、しかも、印刷にお
ける寸法精度において、マスクの精度およびスリット溝
入れの精度にのみ寸法制約を受けるため、数十ミクロン
の寸法精度で基板の外形寸法に対するパターンの形成が
可能で外観的に製品の品質を向上させることができる。
第１図は本発明の第１の実施例によるチップ抵抗器の製
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６・・・・・・グリーンシート基材、７，８・・・・・
・第一電極、９，１ｏ・・・・・第二電極、１１・・・
・・・抵抗体、１２．１３・・・・・・端面電極、１４
．１６・・・・・７分割用スリット溝、１６・・・・・
・保護膜、１７・・・・・・抵抗値表示用捺印。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６−
・−クリンシート湛１オ フ、 ９−一一第一電糎 Ｂ、 ７０−−一第二？、極 ｊｆ−−一低抗体 ｔ；ｌ、 ／３−−一烏面！、極 １７−オ氏模ｄ１表示門庶叩 纂 図 ！８ 第 図
造方法を示す工程説明図、第２図は本発明の第２の実施
例によるチップ抵抗器の製造方法を示す工程説明図、第
３図は従来のチップ抵抗器の製造方法を示す工程説明図
である。 ６・・・・・・グリーンシート基材、７，８・・・・・
・第一電極、９，１ｏ・・・・・第二電極、１１・・・
・・・抵抗体、１２．１３・・・・・・端面電極、１４
．１６・・・・・７分割用スリット溝、１６・・・・・
・保護膜、１７・・・・・・抵抗値表示用捺印。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６−
・−クリンシート湛１オ フ、 ９−一一第一電糎 Ｂ、 ７０−−一第二？、極 ｊｆ−−一低抗体 ｔ；ｌ、 ／３−−一烏面！、極 １７−オ氏模ｄ１表示門庶叩 纂 図 ！８ 第 図
Claims (2)
- （１）低温焼成用セラミック材料を成形したシート状の
グリーンシート基材を所定の大きさに打抜きする工程と
、前記打抜かれたグリーンシート基材の片面又は両面の
一部に導体電極を印刷し乾燥して形成する工程と、前記
導体電極に一部が重なるように抵抗体を印刷し乾燥する
工程と、前記グリーンシート基材に分割用スリットを形
成する工程と、前記グリーンシート基材，導体電極及び
抵抗体を同時に焼成する工程と、前記焼成済抵抗体の抵
抗値をそろえるための抵抗値修正工程と、前記焼成済抵
抗体及び抵抗修正部分を保護膜で被覆する工程と、前記
保護膜の硬化で抵抗体焼成温度より低い温度で焼成する
工程と、両端面電極を形成するための準備として短冊状
に分割を行う一次分割工程と、前記分割された短冊状基
板の両端面に導体電極を形成する工程と、前記抵抗体焼
成温度より低い温度で焼成する工程と、前記短冊状基板
をチップ抵抗器の形とする二次分割工程と、前記焼成済
電極上にメッキ膜を形成する工程とを順次行うことを特
徴とするチップ抵抗器の製造方法。 - （２）所定の大きさに打抜きする工程を、スリット溝入
れ工程の後に設けた請求項１記載のチップ抵抗器の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168247A JPH0217613A (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168247A JPH0217613A (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217613A true JPH0217613A (ja) | 1990-01-22 |
Family
ID=15864484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168247A Pending JPH0217613A (ja) | 1988-07-06 | 1988-07-06 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731851U (ja) * | 1993-11-15 | 1995-06-16 | 富士電子工業株式会社 | ワークセンタ治具 |
| JPH08241808A (ja) * | 1996-02-13 | 1996-09-17 | Rohm Co Ltd | チップ状電子部品の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126201A (ja) * | 1986-11-14 | 1988-05-30 | 株式会社村田製作所 | チツプ形抵抗器及びその製造方法 |
-
1988
- 1988-07-06 JP JP63168247A patent/JPH0217613A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126201A (ja) * | 1986-11-14 | 1988-05-30 | 株式会社村田製作所 | チツプ形抵抗器及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731851U (ja) * | 1993-11-15 | 1995-06-16 | 富士電子工業株式会社 | ワークセンタ治具 |
| JPH08241808A (ja) * | 1996-02-13 | 1996-09-17 | Rohm Co Ltd | チップ状電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3882059A (en) | Method of making ceramic capacitor | |
| JPH0217613A (ja) | チップ抵抗器の製造方法 | |
| JPH0217612A (ja) | チップ抵抗器の製造方法 | |
| JPH0266916A (ja) | 積層型セラミックコンデンサの製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPH01166414A (ja) | チップ状ジャンパー素子の製造方法 | |
| JPH0541554Y2 (ja) | ||
| JPH0127565B2 (ja) | ||
| JPH0714602B2 (ja) | 電子部品用セラミック基板の製造方法 | |
| JPH0195588A (ja) | 回路基板の製造方法 | |
| JPH0646602B2 (ja) | チツプ抵抗器の製造方法 | |
| JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH0673324B2 (ja) | チツプ抵抗器の製造方法 | |
| JPS59111389A (ja) | 厚膜回路の製造方法およびその装置 | |
| JPH01235209A (ja) | チップ形可変抵抗器の製造方法 | |
| JPS59208895A (ja) | 厚膜回路形成方法 | |
| JPS63225484A (ja) | チツプジヤンパ−の製造方法 | |
| JPS6228740Y2 (ja) | ||
| JPH04342108A (ja) | チップ部品電極の製造方法 | |
| JPH01168004A (ja) | 抵抗ネットワーク素子の製造方法 | |
| JPS61267302A (ja) | チツプ部品の製造方法 | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH03256302A (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0262093A (ja) | 厚膜印刷配線板の製造方法 |