JPH0218935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0218935A JPH0218935A JP63169503A JP16950388A JPH0218935A JP H0218935 A JPH0218935 A JP H0218935A JP 63169503 A JP63169503 A JP 63169503A JP 16950388 A JP16950388 A JP 16950388A JP H0218935 A JPH0218935 A JP H0218935A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- metal layer
- resist pattern
- pad
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の入出力端子であるバンプを半導体チップ上
に形成する方法に関し。
に形成する方法に関し。
表面が平坦化されたバンプを形成する方法を求め、ボン
ディング強度の高い、高信頼度のボンディングができる
ようにすることを目的とし。
ディング強度の高い、高信頼度のボンディングができる
ようにすることを目的とし。
半導体基板上に導電性材料からなるバンドを形成し、該
パッドを覆って絶縁膜を被着し、該パッド上にコンタク
ト用開口を持つ第１のレジストパターンを該絶縁膜上に
形成する工程と、該第１のレジストパターンをマスクに
して露出した該絶縁膜をエツチング除去し、該パッドの
表面を露出させる工程と、露出された該パッドを覆って
基板全面に高融点金属層を含む第１のバリアメタル層を
被着し、該第１のレジストパターン上に被着された該第
１のバリアメタル層をレジストと共にリフトオフする工
程と、基板全面に第２のバリアメタル層を被着し、前記
コンタクト用開口部を含んだ領域を開口した第２のレジ
ストパターンを形成し。
パッドを覆って絶縁膜を被着し、該パッド上にコンタク
ト用開口を持つ第１のレジストパターンを該絶縁膜上に
形成する工程と、該第１のレジストパターンをマスクに
して露出した該絶縁膜をエツチング除去し、該パッドの
表面を露出させる工程と、露出された該パッドを覆って
基板全面に高融点金属層を含む第１のバリアメタル層を
被着し、該第１のレジストパターン上に被着された該第
１のバリアメタル層をレジストと共にリフトオフする工
程と、基板全面に第２のバリアメタル層を被着し、前記
コンタクト用開口部を含んだ領域を開口した第２のレジ
ストパターンを形成し。
該第２のレジストパターンをマスクにした電気メッキに
より該第２のバリアメタル層上に金属からなるバンプを
形成する工程と、該第２のレジストパターンを除去し、
露出した該第２のバリアメタル層をエツチング除去する
工程とを有するように構成する。
より該第２のバリアメタル層上に金属からなるバンプを
形成する工程と、該第２のレジストパターンを除去し、
露出した該第２のバリアメタル層をエツチング除去する
工程とを有するように構成する。
本発明は半導体装置の入出力端子であるバンプ（突起状
電極）を半導体チップ上に形成する方法に関する。
電極）を半導体チップ上に形成する方法に関する。
バンプは通常のワイヤボンディングの際に用いられるパ
ッドに代わって１例えば、 ＴＡＢ （テープによる自
動ボンディング）工程におけるＩＬＢ （インナリー
ド・ボンディング）に用いられる。
ッドに代わって１例えば、 ＴＡＢ （テープによる自
動ボンディング）工程におけるＩＬＢ （インナリー
ド・ボンディング）に用いられる。
ＩＬＢは、半導体チップ上に形成されたバンプ表面にリ
ードフレームのインナリードをボンディングすることに
より半導体チップと外部端子であるリードフレームとを
接続するものである。
ードフレームのインナリードをボンディングすることに
より半導体チップと外部端子であるリードフレームとを
接続するものである。
第２図（１１〜（３）は従来例によるバンプの形成を説
明する断面図である。
明する断面図である。
第２図（１１において、珪素（Ｓｉ）基板１上にアルミ
ニウム（ＡＩ）パッド２を形成し、へｌパッド２を覆っ
て絶縁膜として二酸化珪素（Ｓｉｎ２）膜３を被着し。
ニウム（ＡＩ）パッド２を形成し、へｌパッド２を覆っ
て絶縁膜として二酸化珪素（Ｓｉｎ２）膜３を被着し。
＾ｌバッド２上にＳｉＯ□膜３の開口を形成する。
次に、スパッタ法により基板全面にバリアメタル層４を
被着する。
被着する。
バリアメタルとして、チタンタングステン／金（ＴｉＷ
／Ａｕ） 、チタン／パラジウム（Ｔｉ／Ｐｄ） 、
チタン／白金（Ｔｉ／Ｐｔ）等が用いられる。
／Ａｕ） 、チタン／パラジウム（Ｔｉ／Ｐｄ） 、
チタン／白金（Ｔｉ／Ｐｔ）等が用いられる。
これらの２層構造は２分子の位置に表示された物質が下
地となる。
地となる。
第２図（２）において１通常のりソグラフィを用いてバ
リアメタル層４をバターニングして、開口部を含んだ領
域にバリアメタルパターン４八を形成する。
リアメタル層４をバターニングして、開口部を含んだ領
域にバリアメタルパターン４八を形成する。
バリアメタルパターン４八は、バターニングの際の位置
合わせ余裕をとるため開口部より大きく形成され２周辺
部はＳｉＯ□膜３上を被覆しているため中央部はくぼん
で段差が生じている。
合わせ余裕をとるため開口部より大きく形成され２周辺
部はＳｉＯ□膜３上を被覆しているため中央部はくぼん
で段差が生じている。
第２図（３）において、基板ｌを陰極として電気メッキ
によりバリアメタルパターン４Ａ上にＡｕバンプ５を形
成する。
によりバリアメタルパターン４Ａ上にＡｕバンプ５を形
成する。
従来のバンプ形成方法においては、 ＡＩパッド２上に
おける５ｔ（ｈ膜３の開口部での段差が、 Ａｕバンプ
５形成後においてもバンプ表面に段差を形成してしまう
。このような表面に段差を持つバンプにおいては確実な
ボンディングは困難であり、ボンディング強度の保証は
難しくなる。
おける５ｔ（ｈ膜３の開口部での段差が、 Ａｕバンプ
５形成後においてもバンプ表面に段差を形成してしまう
。このような表面に段差を持つバンプにおいては確実な
ボンディングは困難であり、ボンディング強度の保証は
難しくなる。
このようにバンプ表面の凹凸がボンディングの接着強度
を下げるため、この凹凸を小さくする必要がある。
を下げるため、この凹凸を小さくする必要がある。
本発明は表面が平坦化されたバンプを形成する方法を求
め、ボンディング強度の高い、高信頼度のボンディング
ができるようにすることを目的とする。
め、ボンディング強度の高い、高信頼度のボンディング
ができるようにすることを目的とする。
上記課題の解決は、半導体基板上に導電性材料からなる
パッドを形成し、該パッドを覆って絶縁膜を被着し、該
パッド上にコンタクト用開口を持つ第１のレジストパタ
ーンを該絶縁股上に形成する工程と、該第１のレジスト
パターンをマスクにして露出した該絶縁膜をエツチング
除去し、該パッドの表面を露出させる工程と、露出され
た該パッドを覆って基板全面に高融点金属層を含む第１
のバリアメタル層を被着し、該第１のレジストバターン
上に被着された該第１のバリアメタル層をレジストと共
にリフトオフする工程と、基板全面に第２のバリアメタ
ル層を被着し、前記コンタクト用開口部を含んだ領域を
開口した第２のレジストパターンを形成し、該第２のレ
ジストパターンをマスクにした電気メッキにより該第２
のバリアメタル層上に金属からなるバンプを形成する工
程と、該第２のレジストパターンを除去し、露出した該
第２のバリアメタル層をエツチング除去する工程とを有
する半導体装置の製造方法により達成される。
パッドを形成し、該パッドを覆って絶縁膜を被着し、該
パッド上にコンタクト用開口を持つ第１のレジストパタ
ーンを該絶縁股上に形成する工程と、該第１のレジスト
パターンをマスクにして露出した該絶縁膜をエツチング
除去し、該パッドの表面を露出させる工程と、露出され
た該パッドを覆って基板全面に高融点金属層を含む第１
のバリアメタル層を被着し、該第１のレジストバターン
上に被着された該第１のバリアメタル層をレジストと共
にリフトオフする工程と、基板全面に第２のバリアメタ
ル層を被着し、前記コンタクト用開口部を含んだ領域を
開口した第２のレジストパターンを形成し、該第２のレ
ジストパターンをマスクにした電気メッキにより該第２
のバリアメタル層上に金属からなるバンプを形成する工
程と、該第２のレジストパターンを除去し、露出した該
第２のバリアメタル層をエツチング除去する工程とを有
する半導体装置の製造方法により達成される。
本発明は、 ＡＩパッド上のコンタクト用開口内を第１
のバリアメタル層を埋め込んで該開口部の段差をなくし
て平坦化し、この上に第２のバリアメタル層を基板全面
に被着し、さらにこの上にコンタクト部を開口したレジ
ストマスクを形成してＡｕメッキを行うと、 Ａｕメッ
キの成長がレジストマスク内の平坦な第２のバリアメタ
ル層上に上方に向かって平行になされることにより９凹
凸のないバンプ表面が得られるようにしたものである。
のバリアメタル層を埋め込んで該開口部の段差をなくし
て平坦化し、この上に第２のバリアメタル層を基板全面
に被着し、さらにこの上にコンタクト部を開口したレジ
ストマスクを形成してＡｕメッキを行うと、 Ａｕメッ
キの成長がレジストマスク内の平坦な第２のバリアメタ
ル層上に上方に向かって平行になされることにより９凹
凸のないバンプ表面が得られるようにしたものである。
ここで、バリアメタル層はＡｕバンプのＡｕが下地に拡
散することを防止するための層である。
散することを防止するための層である。
第１図＋１１〜（３）は本発明の一実施例によるバンプ
の形成を説明する断面図である。
の形成を説明する断面図である。
第１図（１１において、半導体基板としてＳｉ基板１を
用い、この上に厚さ１μｍ１面積１２０μｍ角のＡＩパ
ッド２を形成し、 ＡＩバッド２を覆って絶縁膜として
厚さ３０００人のＳｉｎｇ膜３を被着する。
用い、この上に厚さ１μｍ１面積１２０μｍ角のＡＩパ
ッド２を形成し、 ＡＩバッド２を覆って絶縁膜として
厚さ３０００人のＳｉｎｇ膜３を被着する。
通常のりソグラフィを用いて、 Ｓｉｎ、膜３の２倍以
上の厚さを有し、且つＡＩパッド２上にコンタクト用の
８０μｍ角の開口を持つ第１のレジストパターン６をＳ
ｉｎ、膜３上に形成する。
上の厚さを有し、且つＡＩパッド２上にコンタクト用の
８０μｍ角の開口を持つ第１のレジストパターン６をＳ
ｉｎ、膜３上に形成する。
次に、レジストパターン６をマスクにして、弗酸で５ｉ
Ｏ１膜３をエツチング除去し、＾ｌパッド２の表面を露
出させる。
Ｏ１膜３をエツチング除去し、＾ｌパッド２の表面を露
出させる。
次に、スパッタ法により基板全面に第１のバリアメタル
層７Ｂ、 ７Ａを被着する。
層７Ｂ、 ７Ａを被着する。
第１のバリアメタル層のバリアメタルとして。
Ｔｉｅ／Ａｕ、 Ｔｉ／Ｐｄ、 Ｔｉ／ＰＬ等が用いら
れる。
れる。
ここで、 ７ＡはＡＩパッド２上に、 ７Ｂはレジスト
パターン６上に被着された第１のバリアメタル層である
。
パターン６上に被着された第１のバリアメタル層である
。
これらの２層構造は、最初（分子）の位置に表示された
物質が下地となる。
物質が下地となる。
次に、剥離液を用いて、レジストパターン６上に被着さ
れた第１のバリアメタル１ｉ７Ｂをレジストと共にリフ
トオフする。
れた第１のバリアメタル１ｉ７Ｂをレジストと共にリフ
トオフする。
第１図（２）において、スパッタ法により基板全面に厚
さ５ｏｏｏ人の第２のバリアメタル層８を被着する。
さ５ｏｏｏ人の第２のバリアメタル層８を被着する。
第２のバリアメタル層に用いるバリアメタルは第１のバ
リアメタル層と同じか、又はＡｕ、 Ｐｄ、 Ｐｔのみ
でもよい。
リアメタル層と同じか、又はＡｕ、 Ｐｄ、 Ｐｔのみ
でもよい。
次にコンタクト部を１００μｍ角に開口した厚さ３μｍ
の第２のレジストパターン９を形成し、これをマスクに
して電気メッキにより第２のバリアメタル層８上に厚さ
２５μｍのＡｕバンプ１０を形成する。
の第２のレジストパターン９を形成し、これをマスクに
して電気メッキにより第２のバリアメタル層８上に厚さ
２５μｍのＡｕバンプ１０を形成する。
Ａｕメッキは、メッキ液としてニュートロネクス＝２１
０を用い、基板１又は第２のバリアメタル層８を陰極と
し、 Ａｕ板を陽極として、電流密度４ ｍＡ／ｃｍ”
で行う。
０を用い、基板１又は第２のバリアメタル層８を陰極と
し、 Ａｕ板を陽極として、電流密度４ ｍＡ／ｃｍ”
で行う。
第１図（３）において、第２のレジストパターン９を除
去し、露出した第２のバリアメタル層８を王水を用いて
エツチング除去して、 Ａｕバンプ５の下側にのみ第２
のバリアメタル層８＾を残す。
去し、露出した第２のバリアメタル層８を王水を用いて
エツチング除去して、 Ａｕバンプ５の下側にのみ第２
のバリアメタル層８＾を残す。
このエツチングの際、 Ａｕバンプ１０も少しはエツチ
ングされるが、第２のバリアメタル層８は厚さが薄いの
で速く除去されるため問題はない。
ングされるが、第２のバリアメタル層８は厚さが薄いの
で速く除去されるため問題はない。
以上の工程により表面に凹凸のないバンプが形成できる
。
。
上記工程で、第２のバリアメタル層を用いる理由は、こ
の層がＡｕメッキの際の陰極として用いられるためであ
る。
の層がＡｕメッキの際の陰極として用いられるためであ
る。
次に、バンプのボンディング強度を従来例と対比して示
す。
す。
バンブ表面の ボンディング
段差（μｍ） 強度（にｇ／ｃｍり
実施例 〜０２６０
従来例 １．８ ２００〔発明の効果〕
以上説明したように本発明によれば１表面が平坦化され
たバンブを形成することができ、ボンディング強度の高
い、高信頼度のボンディングができるようになった。
たバンブを形成することができ、ボンディング強度の高
い、高信頼度のボンディングができるようになった。
４はバリアメタル層。
５．１０はＡｕバンブ。
６．９はレジストパターン。
７Ａ、 ７Ｂは第１のバリアメタル層でＴｉＷ／Ａｕ、
Ｔｉ／Ｐｄ、 Ｔｉ／Ｐｔ層等８は第２のバリアメタル
層で ＴｉＷ／＾Ｌｌ、 Ｔｉ／Ｐｄ、 Ｔｔ／Ｐｔ層等又は
、＾ｕ、 Ｐｄ、 Ｐｔ層等
Ｔｉ／Ｐｄ、 Ｔｉ／Ｐｔ層等８は第２のバリアメタル
層で ＴｉＷ／＾Ｌｌ、 Ｔｉ／Ｐｄ、 Ｔｔ／Ｐｔ層等又は
、＾ｕ、 Ｐｄ、 Ｐｔ層等
第１図（１１〜（３）は本発明の一実施例によるバンブ
の形成を説明する断面図。 第２図（１）〜（３）は従来例によるバンブの形成を説
明する断面図である。 図において。 ｌは半導体基板でＳｉ基板。 ２はＡＩパッド。 ３は絶縁膜でＳｉＯ□膜。 実施例の断面図 第 １ 図 従来台１ｊのｗＩ面図 茅２図
の形成を説明する断面図。 第２図（１）〜（３）は従来例によるバンブの形成を説
明する断面図である。 図において。 ｌは半導体基板でＳｉ基板。 ２はＡＩパッド。 ３は絶縁膜でＳｉＯ□膜。 実施例の断面図 第 １ 図 従来台１ｊのｗＩ面図 茅２図
Claims (1)
- 【特許請求の範囲】 半導体基板上に導電性材料からなるパッドを形成し、該
パッドを覆って絶縁膜を被着し、該パッド上にコンタク
ト用開口を持つ第１のレジストパターンを該絶縁膜上に
形成する工程と、 該第１のレジストパターンをマスクにして露出した該絶
縁膜をエッチング除去し、該パッドの表面を露出させる
工程と、 露出された該パッドを覆って基板全面に高融点金属層を
含む第１のバリアメタル層を被着し、該第１のレジスト
パターン上に被着された該第１のバリアメタル層をレジ
ストと共にリフトオフする工程と、 基板全面に第２のバリアメタル層を被着し、前記コンタ
クト用開口部を含んだ領域を開口した第２のレジストパ
ターンを形成し、該第２のレジストパターンをマスクに
した電気メッキにより該第２のバリアメタル層上に金属
からなるバンプを形成する工程と、 該第２のレジストパターンを除去し、露出した該第２の
バリアメタル層をエッチング除去する工程 とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169503A JPH0218935A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169503A JPH0218935A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218935A true JPH0218935A (ja) | 1990-01-23 |
Family
ID=15887722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169503A Pending JPH0218935A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280457A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置とその製造方法 |
-
1988
- 1988-07-07 JP JP63169503A patent/JPH0218935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280457A (ja) * | 1991-03-08 | 1992-10-06 | Nkk Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149819B2 (ja) | ||
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH0377327A (ja) | バンプ電極形半導体装置およびその製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JP2739842B2 (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 | |
| JPH0344933A (ja) | 半導体装置 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| TWI282594B (en) | Chip-packaging structure and its manufacturing process | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH0519304B2 (ja) | ||
| JPS6341050A (ja) | 半導体装置の製造方法 | |
| JPH0344935A (ja) | 半導体装置 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPH0322436A (ja) | 半導体装置およびその製造方法 | |
| JPH02162734A (ja) | 半導体装置の製造方法 | |
| JPH0393232A (ja) | 半導体装置 | |
| JPS61124145A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 |