JPH0219962Y2 - - Google Patents

Info

Publication number
JPH0219962Y2
JPH0219962Y2 JP1985038402U JP3840285U JPH0219962Y2 JP H0219962 Y2 JPH0219962 Y2 JP H0219962Y2 JP 1985038402 U JP1985038402 U JP 1985038402U JP 3840285 U JP3840285 U JP 3840285U JP H0219962 Y2 JPH0219962 Y2 JP H0219962Y2
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating film
semiconductor substrate
area
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985038402U
Other languages
English (en)
Other versions
JPS61156238U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985038402U priority Critical patent/JPH0219962Y2/ja
Publication of JPS61156238U publication Critical patent/JPS61156238U/ja
Application granted granted Critical
Publication of JPH0219962Y2 publication Critical patent/JPH0219962Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は製造歩留まりの向上に資する構造を有
する半導体集積装置に関する。
(ロ) 従来の技術 一般の半導体集積装置は、1つの半導体ウエハ
上に多数の装置を同時に形成し、各装置を各装置
相互間のスクライブ領域を用いて分離して形成す
るようにしている。第2図はこの従来装置の中間
品の部分縦断面図を示すものである。図中、Aは
デバイス領域を示し、Bはスクライブ領域を示し
ている。デバイス領域Aにはスクライブ領域に隣
接する部分に、半導体基板1上にロコス法による
絶縁膜2と、層間絶縁膜を構成する第2絶縁膜3
とを順次積み上げている。スクライブ領域Bの半
導体基板1の表面1aは前記絶縁膜2下の半導体
基板の表面1bに比べて上位に形成されている。
これは図示省略しているゲート電極のパターニン
グや層間絶縁膜3へのコンタクトホール形成にあ
たつてウエツトエツチングを採用したからであ
り、更に集積化に適するRIE(反応性イオンエツ
チング)技術を適用した場合にはこのスクライブ
領域Bにおける半導体基板1の表面1a′位置が第
3図に示す如くストローク4だけ下方に形成され
る。RIE技術ではエツチングすべき材料と下地材
料との選択比をウエツトエツチング技術における
程大きくとることができないからである。
第3図に示す中間品の上に、アルミニウムより
なる配線パターンを形成する場合、第4図に示す
如くデバイス領域A及びスクライブ領域Bにまた
がつてアルミニウム膜5を全面に付設し、このア
ルミニウム膜の上に更にレジスト膜6を全面に付
設し、このレジスト膜を露光してエツチングしパ
ターニングを行なう。するとアルミニウム膜5の
残したい部分の上にレジスト膜5aが残される以
外に、段差が大きいために不必要なレジストの残
渣物5bが除去されずに残ることになる。この部
分においてレジスト膜5の膜厚が大きくなつて部
分的に露光不足となるからと考えられる。この状
態でアルミニウム膜4をRIE技術を使用してドラ
イエツチングを施こすと、このエツチングが異方
性であることと上記残渣物5bが存在することに
よつて必要な配線パターン4aの他に不必要な導
体片4bが形成されることがある。この導体片4
bはその後の工程例えば超音波を用いる洗浄工程
中に受ける振動等によつて半導体基板1から遊離
するおそれがあり、遊離した導体片4bは上記第
2絶縁膜3上に再付着して配線パターン4aの隣
接するものを短絡してしまうおそれがあつた。
(ハ) 考案が解決しようとする問題点 従来装置では上述の如く上記導体片が配線パタ
ーンの隣接するものどおしを短絡してしまうおそ
れがあるため製造歩留まりを低下させ、その結果
製品価格の低下を妨げていた。
本考案はこの点に鑑みなされたものであり、上
記導体片の遊離を防止する構造の半導体集積装置
を提供しようとするものである。
(ニ) 問題点を解決するための手段 本考案はデバイス領域の絶縁物膜上からスクラ
イブ領域にかけて、配線パターンとは電気的に絶
縁されているダミーの配線を、該配線パターンを
構成する材料と同一材料で付設してなる半導体集
積装置である。
(ホ) 作用 本考案は上述の如くデバイス領域の絶縁物膜上
からスクライブ領域にかけてダミーの配線を付設
しているので、すなわちこのダミーの配線は従来
例の如くスクライブ領域を構成する半導体基板の
極く限られた領域にのみ導体片が付着するものと
は異なり広範囲に付設されるので、次工程以降の
洗浄工程等によつてこのダミーの配線は遊離せず
配線パターンの短絡事故を防止することができ
る。
(ヘ) 実施例 第1図は本考案装置の要部断面図を示してい
る。同図においてAはデバイス領域、Bはスクラ
イブ領域である。半導体基板1はデバイス領域に
所属する主体部11と、この主体部から延在し上
記スクライブ領域Bに所属する隣接部12とを備
えている。基板材料はシリコン単結晶を使つてい
るが他の化合物半導体例えばGaAs結晶基板を使
用しても良い。
2は主体部11上に形成された素子分離用の絶
縁物膜であり、通常、周知のロコス法で形成され
る。この絶縁物膜2はSiO2によつて構成されて
いる。3はこの絶縁物膜2の上に形成された層間
絶縁用の第2絶縁物膜であり、例えば本装置が
MOSFETである場合この第2絶縁物膜はゲート
絶縁膜上に形成したゲート電極の上にも形成され
る。そして、この第2絶縁物膜にはこのゲート電
極に対向してコンタクトホールを設けている。4
aはこの第2絶縁物膜3の上に形成してなる配線
パターンであり、アルミニウムで構成されてい
る。この配線パターン4aは全面にアルミニウム
膜4を付設し、このアルミニウム膜4上の残した
い部分上にレジスト膜5を残し、次いでRIE技術
を用いてこのアルミニウム膜をエツチングして上
記配線パターン4aと共に、デバイス領域Aから
スクライブ領域Bにかけてダミーの配線4b′を残
すようにしている。このダミーの配線4b′は配線
パターン4aからは離間して配設されており、電
気的に絶縁されている。尚、アルミニウムのエツ
チングガスは塩素系(BCl3,CCl4)とフレオン
系(CF4)の混合ガスを使用しており、アルミニ
ウムとシリコンのエツチング比は3前後である。
このダミーの配線4b′は従来の上記導体片に比べ
て広範囲にわたつて半導体基板及び絶縁物膜上に
付着されているので、次工程以降において受ける
外力によつては脱落することはなく最終製品に残
される。尚、レジスト膜5は配線パターンの付設
後に除去され、又、その後必要な後処理を行なつ
て装置を完成させるがその説明は要旨外でもある
ので省略する。
(ト) 考案の効果 本考案装置は以上の如く構成されているので、
微細化加工のためRIE技術を使つてエツチングを
行なつても微細な導体片を遊離させこの遊離され
た導体片が配線パターンを短絡させるという欠点
を除去することができ、装置の製造歩留りを向上
させ低価格化に資することができる。
【図面の簡単な説明】
第1図は本考案装置の1実施例の要部断面図、
第2図及び第3図は異なる従来装置の中間品の要
部断面図、第4図及び第5図は第3図の従来装置
のその後の工程説明図である。 1……半導体基板、A……デバイス領域、B…
…スクライブ領域、2,3……絶縁物膜、4a…
…配線パターン、4b′……ダミーの配線。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体基板の主体部上に絶縁物膜と配線パター
    ンとを順番に積み上げてなる部分を有するデバイ
    ス領域と、前記半導体基板の主体部から延在する
    隣接部で構成されるスクライブ領域とを備える半
    導体集積装置において、前記デバイス領域の前記
    絶縁物膜上から前記スクライブ領域の前記隣接部
    上にかけて、前記配線パターンとは電気的に絶縁
    されているダミーの配線を、該配線パターンを構
    成する材料と同一材料で付設してなることを特徴
    とする半導体集積装置。
JP1985038402U 1985-03-18 1985-03-18 Expired JPH0219962Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985038402U JPH0219962Y2 (ja) 1985-03-18 1985-03-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985038402U JPH0219962Y2 (ja) 1985-03-18 1985-03-18

Publications (2)

Publication Number Publication Date
JPS61156238U JPS61156238U (ja) 1986-09-27
JPH0219962Y2 true JPH0219962Y2 (ja) 1990-05-31

Family

ID=30545378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985038402U Expired JPH0219962Y2 (ja) 1985-03-18 1985-03-18

Country Status (1)

Country Link
JP (1) JPH0219962Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656847B2 (ja) * 1987-10-06 1994-07-27 日本電気株式会社 半導体集積回路の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5110697B2 (ja) * 1971-09-06 1976-04-06
JPS5421257A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Manufacture for semiconductor device

Also Published As

Publication number Publication date
JPS61156238U (ja) 1986-09-27

Similar Documents

Publication Publication Date Title
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
JPH0821559B2 (ja) 半導体集積回路装置の製造方法
JPH0219962Y2 (ja)
JP3097338B2 (ja) コンタクトホールの形成方法
KR0149889B1 (ko) 전계효과 소자의 전극 형성 방법
JPS58143535A (ja) 半導体装置の製造方法
JPS58184764A (ja) 集積回路装置
JP3688860B2 (ja) 半導体集積回路の製造方法
JPH0414851A (ja) 半導体装置の製造方法
JPH05121405A (ja) 半導体装置の製造方法
JPS63207180A (ja) 半導体装置
JPS6149439A (ja) 半導体装置の製造方法
JPS63117468A (ja) 半導体装置の製造方法
JPS63307744A (ja) 半導体装置の製造方法
JPH04277677A (ja) 半導体装置の製造方法
JPS62173739A (ja) 半導体装置
JPH06236863A (ja) 半導体装置の製造方法
JPH07118476B2 (ja) 半導体チップ
JPH03288437A (ja) 半導体装置の製造方法
JPS6336546A (ja) 半導体装置の配線構造体およびその製造方法
JPS59117114A (ja) 半導体装置の製造方法
JPH03276725A (ja) 半導体装置の製造方法
JPS58127349A (ja) 半導体装置の製造方法
JPH04280457A (ja) 半導体装置とその製造方法