JPS5871664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5871664A JPS5871664A JP56170284A JP17028481A JPS5871664A JP S5871664 A JPS5871664 A JP S5871664A JP 56170284 A JP56170284 A JP 56170284A JP 17028481 A JP17028481 A JP 17028481A JP S5871664 A JPS5871664 A JP S5871664A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor
- substrate
- electrode
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上にたてチャネル型の積層型の絶縁ゲイト
型半導体装置をマトリックス化させる半導体装置に関す
る〇 本発明は基板上の積層型の絶縁ゲイト型電界効果半導体
装置のソースまたはドレインに連結してキャパシタを有
せしめた複合半導体装置に関する。
型半導体装置をマトリックス化させる半導体装置に関す
る〇 本発明は基板上の積層型の絶縁ゲイト型電界効果半導体
装置のソースまたはドレインに連結してキャパシタを有
せしめた複合半導体装置に関する。
本発明はかかる複合半導体装置をマトリックス構造に基
板上に設け、液晶表示型のディスプレー装置を設けるこ
とを特徴としている〇本発明はに固型の固体表示装置を
設ける場合、平行なガラス板内に電極を設けて、この′
WL極間に液晶を注入した液晶表示装置が知られている
。
板上に設け、液晶表示型のディスプレー装置を設けるこ
とを特徴としている〇本発明はに固型の固体表示装置を
設ける場合、平行なガラス板内に電極を設けて、この′
WL極間に液晶を注入した液晶表示装置が知られている
。
しかしこの場合、この表示部の絵素数は20〜200ま
でが限界であシ、それ以上とする場合はこの表示部よシ
外にとシ出す端子が絵素の数だけ必要になってしまうた
め、全く実用に供することができなかった。このためこ
の表示部を複数の絵素とし、それをマトリックス構成さ
せ、任意の絵素を制御してオンまたはオフ状態にするに
は、その絵素に対応した電界効果半導体装置(工G1と
いう)を必要としていた。そしてこのIGIFに制御信
号を与えて、それに対応した絵素をオンまたはオフさせ
たものである。
でが限界であシ、それ以上とする場合はこの表示部よシ
外にとシ出す端子が絵素の数だけ必要になってしまうた
め、全く実用に供することができなかった。このためこ
の表示部を複数の絵素とし、それをマトリックス構成さ
せ、任意の絵素を制御してオンまたはオフ状態にするに
は、その絵素に対応した電界効果半導体装置(工G1と
いう)を必要としていた。そしてこのIGIFに制御信
号を与えて、それに対応した絵素をオンまたはオフさせ
たものである。
本発明のたてチャネル屋工()Pおよび液晶ディスプレ
ーへの応用は、本発明式の出願になる特許願(絶縁ゲイ
ト型電界効果半導体装置およびその作製方法 特願昭5
6−001761号 および複合半導体装置 特願昭5
6−001768号 昭和56年1月9日出願)Kその
詳細が示されている。本発明はこれをさらに発展させた
ものであるO この液晶表示部はその等価回路としてキャパシタ(以下
0という)にて示すことができる。
ーへの応用は、本発明式の出願になる特許願(絶縁ゲイ
ト型電界効果半導体装置およびその作製方法 特願昭5
6−001761号 および複合半導体装置 特願昭5
6−001768号 昭和56年1月9日出願)Kその
詳細が示されている。本発明はこれをさらに発展させた
ものであるO この液晶表示部はその等価回路としてキャパシタ(以下
0という)にて示すことができる。
このためとの工GIFと0とを例えば2×2のマトリッ
クス構成(40)せしめた本のを第1図に示す。
クス構成(40)せしめた本のを第1図に示す。
第1図においてマトリックス00)はひとつの工GF(
10)とひとつの0(31)によシひとつの絵素を構成
させている0これを行K(5υ(5イとピック ド線に連結し、他方ゲイトを連結して列0υ0めを設け
たものである。
10)とひとつの0(31)によシひとつの絵素を構成
させている0これを行K(5υ(5イとピック ド線に連結し、他方ゲイトを連結して列0υ0めを設け
たものである。
すると例えば(5η(4℃を“?としく6め0めを0′
2 とすると(II 1)番地のみを選択してオンとし、電
気的にO(3])として等測的に示される液晶表示を選
択的にオン状態にすることができる。
2 とすると(II 1)番地のみを選択してオンとし、電
気的にO(3])として等測的に示される液晶表示を選
択的にオン状態にすることができる。
本発明は同一基板上にデコーダ、ドライバーを構成せし
めるため、他の絶縁ゲイト型半導体装置(60)および
他のインバータ(6Φ、抵抗(? O)を同一基板上に
設けることを目的としている〇かくすることによシ、本
発明をその設計仕様に基いて組合わせることによシブラ
ウン管に代わる平面テレビ用の固体表示装置を作ること
ができた。
めるため、他の絶縁ゲイト型半導体装置(60)および
他のインバータ(6Φ、抵抗(? O)を同一基板上に
設けることを目的としている〇かくすることによシ、本
発明をその設計仕様に基いて組合わせることによシブラ
ウン管に代わる平面テレビ用の固体表示装置を作ること
ができた。
さらにカリキュレニタ用の表示装置は1♂〜10Sケの
絵素を用いればよ(、’rV用には10〜101[i例
えば26×10′個の絵素を同一基板に設け、かつその
周辺に必要なデコーダおよびドライバーを同時に形成さ
せた工GIF、インバータ、抵抗を用いて作ればよいこ
とがわかる。
絵素を用いればよ(、’rV用には10〜101[i例
えば26×10′個の絵素を同一基板に設け、かつその
周辺に必要なデコーダおよびドライバーを同時に形成さ
せた工GIF、インバータ、抵抗を用いて作ればよいこ
とがわかる。
本発明はかかるシステムを作るために必要な積層型の工
GWおよびそれに液晶表示部を連結゛させ九絵素に関す
るものである。
GWおよびそれに液晶表示部を連結゛させ九絵素に関す
るものである。
第2図は本発明の積層型IGFのたて断面図およびその
製造工程を示したものである。
製造工程を示したものである。
図面において絶縁基板例えばガラスまたはアルミナ基板
上にPまたはN型の導電型を有する第1の半導体(2)
(以下単に81という)を形成した。この°81(2)
を第1のフォトマスク■を用いて任意の形状にパターン
形成し、例えば横方向の導電型と゛するリードを形成せ
しめた。さらにこの81(2)の上に第2の真性または
N−またはP″型の半導体(4)(以下単に82という
)を形成した。さらに第1の半導体と一対を構成してソ
ース、ドレインとするために81(2)と同一導電型を
有する第3の半導体(5)(以下単にs3という)を積
層して設けた。
上にPまたはN型の導電型を有する第1の半導体(2)
(以下単に81という)を形成した。この°81(2)
を第1のフォトマスク■を用いて任意の形状にパターン
形成し、例えば横方向の導電型と゛するリードを形成せ
しめた。さらにこの81(2)の上に第2の真性または
N−またはP″型の半導体(4)(以下単に82という
)を形成した。さらに第1の半導体と一対を構成してソ
ース、ドレインとするために81(2)と同一導電型を
有する第3の半導体(5)(以下単にs3という)を積
層して設けた。
との半導体は基板上にシランのグロー放電法またはアー
ク放電法を利用して室温〜500°0の温度にて設けた
もので、非晶質(アモルファス)または5〜100ムの
大きさの微結晶性を有する半非晶質(セミアモルファス
ンまたは60〜600ムの微結晶(マイクロポリクリス
タル)構造のいわゆる非単結昂の珪素中導体を用いてい
る。本発明においてはセミアモルファス半導体(以下8
ムSという)を中心として示す。この8A8に関しては
本発明式の発明になる特許M(特願昭55−02638
8853.5.3出願 セミアモルファス早傳体)Kそ
の詳細な実施例が示されている。
ク放電法を利用して室温〜500°0の温度にて設けた
もので、非晶質(アモルファス)または5〜100ムの
大きさの微結晶性を有する半非晶質(セミアモルファス
ンまたは60〜600ムの微結晶(マイクロポリクリス
タル)構造のいわゆる非単結昂の珪素中導体を用いてい
る。本発明においてはセミアモルファス半導体(以下8
ムSという)を中心として示す。この8A8に関しては
本発明式の発明になる特許M(特願昭55−02638
8853.5.3出願 セミアモルファス早傳体)Kそ
の詳細な実施例が示されている。
さらに第1図においてフォトリソグラフィー技術により
フォトマスク■を用いて83を選択とのs 3(5)の
上に第2図φ)においてさらに寄生容量を少くするため
、厚い絶縁膜をIIPOVD法(減圧気相法)またはプ
ラズマOVD法により0.3〜1μの厚さに酸化珪素膜
を形成しておいてもよい。またこの日3上4CMo、
W、 MへSi、罵S1等の導電層を0.2〜0.6μ
形成し、さらにその上に810を0.5〜1μとさせて
83の4’Jl率を向上させることはマトリックス化に
有効であった。
フォトマスク■を用いて83を選択とのs 3(5)の
上に第2図φ)においてさらに寄生容量を少くするため
、厚い絶縁膜をIIPOVD法(減圧気相法)またはプ
ラズマOVD法により0.3〜1μの厚さに酸化珪素膜
を形成しておいてもよい。またこの日3上4CMo、
W、 MへSi、罵S1等の導電層を0.2〜0.6μ
形成し、さらにその上に810を0.5〜1μとさせて
83の4’Jl率を向上させることはマトリックス化に
有効であった。
また第2図CB)において側面は基板(1)表面上に垂
直に形成してもよいが、台形状にテーパエッチをして、
さらに積層されるゲイト電極の段差部での段切を除去す
ることは効果的であった0さらにこの後この81. S
ji!、830表面全体に絶縁、fil (6)を形成
した。この絶縁膜は13.56MHg〜2.45GHz
の周波数の電磁エネルギ1てより活性化して、酸素また
は酸素と水素との混合気体雰囲気にXOO〜フoo”o
浸して酸化して、200〜2000ムの厚さに形成した
。
直に形成してもよいが、台形状にテーパエッチをして、
さらに積層されるゲイト電極の段差部での段切を除去す
ることは効果的であった0さらにこの後この81. S
ji!、830表面全体に絶縁、fil (6)を形成
した。この絶縁膜は13.56MHg〜2.45GHz
の周波数の電磁エネルギ1てより活性化して、酸素また
は酸素と水素との混合気体雰囲気にXOO〜フoo”o
浸して酸化して、200〜2000ムの厚さに形成した
。
%に基板がガラスであった場合、その中に含まれるナト
リューム等の可動イオンが長時間のうちにこのゲイト絶
縁膜中に拡散していってしまう可能性が大きい。このた
めこの絶縁膜は、窒化珪素(81A、 06xl) t
たは炭化珪素(81x(b。
リューム等の可動イオンが長時間のうちにこのゲイト絶
縁膜中に拡散していってしまう可能性が大きい。このた
めこの絶縁膜は、窒化珪素(81A、 06xl) t
たは炭化珪素(81x(b。
O≦x(1)等を用いることがきわめて重要である。
このため窒化珪素膜を作るには以下の如くにした。すな
わち、シランψ1へまたはBitI9とマイクロ波(2
,46(+HM) Kよシイオン化されたアンモニアま
たは窒素を0.1〜0.5torrに保持された反応炉
内に導入し、仁の反応炉内に200−500℃代表的に
は300@Oに反応炉の外側よシ加熱された基板上K
13.56MHzの第2の高周波プラズマを加えた2段
のプラズマOVD法を用いた〇かくすることによプ、半
導体特に132(ロ)の側周辺上には、この非単結晶半
導体が脱水素化等により劣化することのない低温(20
0〜400°0)でゲイト絶縁膜を200−4000ム
の厚さに形成せしめることができた。窒化物気体をマイ
クロ波(50〜300W)Kより′fl起することによ
り、十分にイオン化すると、会合していたシランの内部
にも戴被膜であった。
わち、シランψ1へまたはBitI9とマイクロ波(2
,46(+HM) Kよシイオン化されたアンモニアま
たは窒素を0.1〜0.5torrに保持された反応炉
内に導入し、仁の反応炉内に200−500℃代表的に
は300@Oに反応炉の外側よシ加熱された基板上K
13.56MHzの第2の高周波プラズマを加えた2段
のプラズマOVD法を用いた〇かくすることによプ、半
導体特に132(ロ)の側周辺上には、この非単結晶半
導体が脱水素化等により劣化することのない低温(20
0〜400°0)でゲイト絶縁膜を200−4000ム
の厚さに形成せしめることができた。窒化物気体をマイ
クロ波(50〜300W)Kより′fl起することによ
り、十分にイオン化すると、会合していたシランの内部
にも戴被膜であった。
また81xO1,(Oりx(1)に関しては、絶縁体と
する際にプラズマOvD法を用い、TM8 (テトラメ
f ルシ’)7 (81(OQ)Kよる炭化珪素または
アセチレン(0茜による炭l#、をプラズマOVD法(
0,x〜xtorr基板温度200〜40060)によ
シこのエネルギバンド巾2.5〜3.5・Vを形成させ
ることができた。
する際にプラズマOvD法を用い、TM8 (テトラメ
f ルシ’)7 (81(OQ)Kよる炭化珪素または
アセチレン(0茜による炭l#、をプラズマOVD法(
0,x〜xtorr基板温度200〜40060)によ
シこのエネルギバンド巾2.5〜3.5・Vを形成させ
ることができた。
かくの如く基板をガラスとする場合、形成温度を200
〜400°Oとした半導体および基板を劣化させないこ
とを考えると、プラズマO’VD法により窒化珪素また
は炭化珪素はきわめて有効なゲイト絶縁膜であった。
〜400°Oとした半導体および基板を劣化させないこ
とを考えると、プラズマO’VD法により窒化珪素また
は炭化珪素はきわめて有効なゲイト絶縁膜であった。
このゲイト絶縁膜OQは同時K 5xQ4.53(XJ
のアイソレイション用被膜としても形成せしめた。
のアイソレイション用被膜としても形成せしめた。
さらにO))に示される如く、第3のフォトリソグラフ
ィー技術■により51(6)に対し電極穴(8)を83
(1うに対し電極穴(?)を形成し、ゲイト電極に連結
する金属または半導体層(P+またはN゛の導電型の珪
素牛導体またはBnOt s 工TO等の透明導電膜)
を再度積層した。
ィー技術■により51(6)に対し電極穴(8)を83
(1うに対し電極穴(?)を形成し、ゲイト電極に連結
する金属または半導体層(P+またはN゛の導電型の珪
素牛導体またはBnOt s 工TO等の透明導電膜)
を再度積層した。
次に第4のフォトリングラフイー技術■によシこの膜を
選択的にエツチングして、ゲイト電極071をゲイト絶
縁柳鴫−上に横方向に積層して設けて作シ、同時にsx
gasに)よp電極穴を介して他部の工GF、キャパシ
タ、抵抗へ基板表面または絶縁物(6)上に密接して配
線させた。
選択的にエツチングして、ゲイト電極071をゲイト絶
縁柳鴫−上に横方向に積層して設けて作シ、同時にsx
gasに)よp電極穴を介して他部の工GF、キャパシ
タ、抵抗へ基板表面または絶縁物(6)上に密接して配
線させた。
第2図(ロ)のたて断面図のム−7を横方向よりみると
第2図(6)として示すことができる。番号はそれぞれ
対応している。
第2図(6)として示すことができる。番号はそれぞれ
対応している。
本発明の半導体は主として8A8 (D珪素牛導体を用
いた。これは喧伝導度ケが10〜1o(icm)を有し
、ム8の10〜10 (Ac m)’に比べて単結晶珪
素に近い特性を有しているためである。この喧伝導度は
不純物を意図的に導入しない実質的に真性の半導体にお
いて得られた。しかし真性(ホウ素によシ中和した活性
化エネルギが III g/2に゛なった場合)においては、逆にホー
ルの移動度がきわめて大きくなシ、これらを組合せてエ
ンヘンスメント型またはディプレッション型のNまたは
PチャネルエGFを作ることができた。この818は格
子歪を有するとともに、0.1〜6モル係の一就を有す
る不対結合手の中和用に水素を有しておシ、この水素の
脱ガスを防ぎ、かつ基板と半導体、電極・リード等が異
種材料の界面における熱膨張によるストレスを少くする
ため、すべての処理を200〜600°0以下好ましく
は200〜350’O1代表的には300°C以下です
るとよかった。
いた。これは喧伝導度ケが10〜1o(icm)を有し
、ム8の10〜10 (Ac m)’に比べて単結晶珪
素に近い特性を有しているためである。この喧伝導度は
不純物を意図的に導入しない実質的に真性の半導体にお
いて得られた。しかし真性(ホウ素によシ中和した活性
化エネルギが III g/2に゛なった場合)においては、逆にホー
ルの移動度がきわめて大きくなシ、これらを組合せてエ
ンヘンスメント型またはディプレッション型のNまたは
PチャネルエGFを作ることができた。この818は格
子歪を有するとともに、0.1〜6モル係の一就を有す
る不対結合手の中和用に水素を有しておシ、この水素の
脱ガスを防ぎ、かつ基板と半導体、電極・リード等が異
種材料の界面における熱膨張によるストレスを少くする
ため、すべての処理を200〜600°0以下好ましく
は200〜350’O1代表的には300°C以下です
るとよかった。
ま九ゲイト電極qカをtl、83と同一導電型の半導体
およびそれlICMo等の金属を二重構造とした多層配
線構造でもよい。
およびそれlICMo等の金属を二重構造とした多層配
線構造でもよい。
かくしてソースまたはドレインを81韓チヤネル形成領
域(9)を有するs g(t4ドレインまたはソースを
S剪つによシ形成せしめ、チャネル形成領域側面にはゲ
イト絶縁物αQ1その外側面にゲイト電極CI力を設け
た積層型の工G1α0)を作ることができた。
域(9)を有するs g(t4ドレインまたはソースを
S剪つによシ形成せしめ、チャネル形成領域側面にはゲ
イト絶縁物αQ1その外側面にゲイト電極CI力を設け
た積層型の工G1α0)を作ることができた。
この発明においてチャネル長は8礼◆Y厚さで決められ
、ここでは0.3〜3μ代表的にはIPとした。それは
非単結晶半導体の移動度が単結晶とは異なシ、その11
5〜1/1001.かないため、チャネル長を短くして
IG?としての特性を助長させたことにある。
、ここでは0.3〜3μ代表的にはIPとした。それは
非単結晶半導体の移動度が単結晶とは異なシ、その11
5〜1/1001.かないため、チャネル長を短くして
IG?としての特性を助長させたことにある。
8ム8においては、電子のバルク移動度が10〜500
0 jV/Bと1/3〜1/10であるのに対し、ホー
ルのそれは0.5〜10001aV/Bと115〜1/
100である。しかしそれにアモルファス珪素が電子o
、 OWL〜1. oom’v/s、 *−ルはO,O
O1cmV/8以下に比べて10〜106倍も長いこと
を考えると、本発明の半導体装置に6〜100ムの大き
さのマイクロクリスタル構造を有する8ム8を用い、さ
らに積層型にすることによ如チャネル長がIP程度とい
わゆるマイクロチャネル構造とすることができるため、
高速応答性においてきわめて重要である。
0 jV/Bと1/3〜1/10であるのに対し、ホー
ルのそれは0.5〜10001aV/Bと115〜1/
100である。しかしそれにアモルファス珪素が電子o
、 OWL〜1. oom’v/s、 *−ルはO,O
O1cmV/8以下に比べて10〜106倍も長いこと
を考えると、本発明の半導体装置に6〜100ムの大き
さのマイクロクリスタル構造を有する8ム8を用い、さ
らに積層型にすることによ如チャネル長がIP程度とい
わゆるマイクロチャネル構造とすることができるため、
高速応答性においてきわめて重要である。
さらに本発明の工GPにおいて、電子移動度がホールに
比べて単結晶の3倍よシも大きく、6〜100倍もある
ためNチャネル型でするのがきわめて好ましかつ喪。
比べて単結晶の3倍よシも大きく、6〜100倍もある
ためNチャネル型でするのがきわめて好ましかつ喪。
また82にはホウ素等の1価の不純物を表面部に添加し
ない真性半導体はN型であるため、これを82の形成時
に同時に0.1〜IOPPM添加してP型または工型半
導体として用いることは本発明の液晶パネルを正の電圧
で動作させる九めのNチャネルIG?とする時有効であ
った。
ない真性半導体はN型であるため、これを82の形成時
に同時に0.1〜IOPPM添加してP型または工型半
導体として用いることは本発明の液晶パネルを正の電圧
で動作させる九めのNチャネルIG?とする時有効であ
った。
かくの如くにして得られた工GIFは82に実質的に真
性の半導体(N型となっている)を用いると、アチャネ
ルIGIF においては二ンヘンスメント型、またNチ
ャネルエGIFにおいてはディプレッション型の動作モ
ードを得ることができる。
性の半導体(N型となっている)を用いると、アチャネ
ルIGIF においては二ンヘンスメント型、またNチ
ャネルエGIFにおいてはディプレッション型の動作モ
ードを得ることができる。
ま九この日2を真性また#iP型の半導体とすると、P
チャネルエG1においてはディプレッジ”!:/型、N
チャネルエG?においてはエンへンスメント型の動作モ
ードを得ることができる。
チャネルエG1においてはディプレッジ”!:/型、N
チャネルエG?においてはエンへンスメント型の動作モ
ードを得ることができる。
第1図の液晶表示を得るための工()1Fとしてはエン
ヘンスメント型がその絵素を選択する場合使いやすい丸
め、簡単Cζエンヘンスメント型の動作をする場合につ
き示す。
ヘンスメント型がその絵素を選択する場合使いやすい丸
め、簡単Cζエンヘンスメント型の動作をする場合につ
き示す。
ゲイト1!極を°丁゛、ソースまたはドレインを01゜
とすると、チャネル形成領域(9)を電流が流れオン状
態を、またそれぞれ一方または双方が”0″ならばオフ
状態を作ることができた。
とすると、チャネル形成領域(9)を電流が流れオン状
態を、またそれぞれ一方または双方が”0″ならばオフ
状態を作ることができた。
+1°けN?−Yネル型IGIFでは正ノ0.5〜10
vの電流を、°09はOvまたはスレッシェホルド電圧
以下の電圧を意味する。
vの電流を、°09はOvまたはスレッシェホルド電圧
以下の電圧を意味する。
Pチャネル型工G?はその電極の極性を変えればよい。
これらの論理系は第1図、第2図においてもまた以下の
第3図〜第5図の本発明の実施例においても同様である
。
第3図〜第5図の本発明の実施例においても同様である
。
また第1図において周辺のデコーダまたは一般の論理素
子を作ろうとする時、例えば抵抗00)は第2図φ)(
樽においてゲイトに加える電圧に無関係に82のバルク
成分のえて方向の抵抗率で決められる。す力わちゲイト
電極を設けない状態で81.82.135を積層すれば
よい。またこの抵抗値は82の抵抗率とその厚さ、基板
上にしめる面積で設計仕様に従って決めればよい。
子を作ろうとする時、例えば抵抗00)は第2図φ)(
樽においてゲイトに加える電圧に無関係に82のバルク
成分のえて方向の抵抗率で決められる。す力わちゲイト
電極を設けない状態で81.82.135を積層すれば
よい。またこの抵抗値は82の抵抗率とその厚さ、基板
上にしめる面積で設計仕様に従って決めればよい。
第1図のインバータ(60)においてドライバー(6υ
は第2図(ロ)とし、さらにそのロード(6優はaxo
n 53(12の一方とゲイト電極a″/)との連結さ
せるエンヘンスメント型またはデイプレツシミン型の工
GFとして設ければよい。
は第2図(ロ)とし、さらにそのロード(6優はaxo
n 53(12の一方とゲイト電極a″/)との連結さ
せるエンヘンスメント型またはデイプレツシミン型の工
GFとして設ければよい。
さらにこのインバータ(60)の出力は(62)よ)な
シ、この基板上に離間して2つの工GIFを積層して複
合化すればよく、入力部はゲイト電極(1乃に対応して
設ければよい。
シ、この基板上に離間して2つの工GIFを積層して複
合化すればよく、入力部はゲイト電極(1乃に対応して
設ければよい。
本発明のたてチャネル型工()Fにおいては、もし光が
このIGIFの上方向または下方向から照射されても、
それぞれは81.83の牛導体層がPlまたはtとなっ
ているため、この光を十分吸収してしまい、82に到達
させない構造のいわゆる81.83が光のしゃへい効果
を同時に有する。
このIGIFの上方向または下方向から照射されても、
それぞれは81.83の牛導体層がPlまたはtとなっ
ているため、この光を十分吸収してしまい、82に到達
させない構造のいわゆる81.83が光のしゃへい効果
を同時に有する。
このためガラス基板上にこのIPを複数ケ作−しても、
特にこの101 K光のしゃへいを施さなくてもON、
O??動作をさせることができ、この効果はIGIF
のない領域が光を液晶を含む基体全体に対し上下方向へ
の光の透過、反射をさせることによシ表示を行うことを
目的とするものであるため、特にこのIGF自身のしゃ
へい効果はきわめて重要な特徴を有する。
特にこの101 K光のしゃへいを施さなくてもON、
O??動作をさせることができ、この効果はIGIF
のない領域が光を液晶を含む基体全体に対し上下方向へ
の光の透過、反射をさせることによシ表示を行うことを
目的とするものであるため、特にこのIGF自身のしゃ
へい効果はきわめて重要な特徴を有する。
これは従来より知られ九横チャネル型のTFT(薄膜ト
ランジスタ)においては全く考えられなかった特徴であ
る。
ランジスタ)においては全く考えられなかった特徴であ
る。
第3図は本発明の他の実施例を示す。
第3図■は基板(1)上の導電層に)およびそれに積層
された81(2)が横方向にそのi線がなされ、またゲ
イ)(lηも同様に横方向になされ、他方ET1a→が
図面に垂直方向に配線がなされた場合である。図面にお
いてはxey(1o)αd)の2つが示さ? れであるが、マトリックス化して1d〜109ケを同一
基板に配列せしめてもよい。
された81(2)が横方向にそのi線がなされ、またゲ
イ)(lηも同様に横方向になされ、他方ET1a→が
図面に垂直方向に配線がなされた場合である。図面にお
いてはxey(1o)αd)の2つが示さ? れであるが、マトリックス化して1d〜109ケを同一
基板に配列せしめてもよい。
図面においてその番号は第2図の実施例に対応している
。
。
その製造においては、フォトリソグラフィー用マスクは
■〜■と3種類でよい0ゲイトの導電層071と83(
至)の導電層との開に寄生容量の発生を防止するため、
酸化珪素(3o)が8綽0の上に0.3〜2μの厚さに
積層させている。製造はこの酸化i素(!So)をパタ
ーニングし、さらにこの酸化珪素をマスクとしてその下
の81憾82Q41をエツチングして81.82を同一
形状に形成させればよい。
■〜■と3種類でよい0ゲイトの導電層071と83(
至)の導電層との開に寄生容量の発生を防止するため、
酸化珪素(3o)が8綽0の上に0.3〜2μの厚さに
積層させている。製造はこの酸化i素(!So)をパタ
ーニングし、さらにこの酸化珪素をマスクとしてその下
の81憾82Q41をエツチングして81.82を同一
形状に形成させればよい。
第3図(9)はIGFの配線が81(6)およびその導
電層に)が図面において横方向、また83にコンタクト
に)とによシ連結した配!(ハ)が横方向、またゲイト
(ロ)が図面に垂直にたて方向にその導電層を層間絶縁
物@、(ハ)によシ離間して配線せしめたものである。
電層に)が図面において横方向、また83にコンタクト
に)とによシ連結した配!(ハ)が横方向、またゲイト
(ロ)が図面に垂直にたて方向にその導電層を層間絶縁
物@、(ハ)によシ離間して配線せしめたものである。
図面においては基板(1)上の導電層に)を■のマスク
によシバターニングし、B1(6)を■のマスクによシ
バターニングした。さらに8264B3(ト)を積層し
てセルファライン的に■のマスクにょシエッチングした
。またゲイト絶縁物(2)を形成した後、その上にゲイ
ト電極(ロ)、そのリードを■によシ形成した0加えて
層間絶縁物(ハ)をポリイミド樹脂、pIC4等にょ)
o、5〜2μの厚さに形成した後、コンタクト穴())
を作シ83(ハ)に連結した電極・リードを構成する第
2の導電層a4をマスク■によル作製したものである。
によシバターニングし、B1(6)を■のマスクによシ
バターニングした。さらに8264B3(ト)を積層し
てセルファライン的に■のマスクにょシエッチングした
。またゲイト絶縁物(2)を形成した後、その上にゲイ
ト電極(ロ)、そのリードを■によシ形成した0加えて
層間絶縁物(ハ)をポリイミド樹脂、pIC4等にょ)
o、5〜2μの厚さに形成した後、コンタクト穴())
を作シ83(ハ)に連結した電極・リードを構成する第
2の導電層a4をマスク■によル作製したものである。
この図面に対応しそ第4図が液晶ディスプレイを用いて
本発明の他の実施例を示している0第3図(0)は基板
(1)上に第1の導電層とそれに積層するB1(6)を
マスク■によシ図面で横方向(X方向)K黛6(れ形状
に示した。tた83醜ゲイト電極・リードC1ηは図面
で垂直方向(Y方向)K示されている。
本発明の他の実施例を示している0第3図(0)は基板
(1)上に第1の導電層とそれに積層するB1(6)を
マスク■によシ図面で横方向(X方向)K黛6(れ形状
に示した。tた83醜ゲイト電極・リードC1ηは図面
で垂直方向(Y方向)K示されている。
これは工GIF(10)において8g、E13をマスク
■によシ、またこのS2α483(ト)をまたぐ如くに
しておおったゲイトαηをマスク■によシ作ったもので
ある。
■によシ、またこのS2α483(ト)をまたぐ如くに
しておおったゲイトαηをマスク■によシ作ったもので
ある。
以上の如く本発明の工G1はソースまたはドレインを構
成するsxgドレインまたはソースを構成する8S(ハ
)およびB211Cチヤネル形成領域を形成するゲイト
絶縁物(10上のゲイト電極aカが任意にその設計上の
要素を全く自由に受は入れてX方向、1方向に配線形成
せしめることが可能となった。これは従来よシ知られた
横方向にチャネルが形成されるIGIFに比べて1.プ
ラズマOVD法を中芯として半導体層81.82.83
を順て可能になったもので、その工学的効果はきわめて
大きい。
成するsxgドレインまたはソースを構成する8S(ハ
)およびB211Cチヤネル形成領域を形成するゲイト
絶縁物(10上のゲイト電極aカが任意にその設計上の
要素を全く自由に受は入れてX方向、1方向に配線形成
せしめることが可能となった。これは従来よシ知られた
横方向にチャネルが形成されるIGIFに比べて1.プ
ラズマOVD法を中芯として半導体層81.82.83
を順て可能になったもので、その工学的効果はきわめて
大きい。
第4図は第3図(9)をさらに発展させたもので液晶デ
ィスプレイに用い九ものである◎第4図は本発明の他の
実施例を示したもので第1図に示された2×2のマトリ
ックスセルに本発明を適用したものである0 図面において(4)はその平面図の一部、φ)はムーム
5面におけるたて断面図を示す。
ィスプレイに用い九ものである◎第4図は本発明の他の
実施例を示したもので第1図に示された2×2のマトリ
ックスセルに本発明を適用したものである0 図面において(4)はその平面図の一部、φ)はムーム
5面におけるたて断面図を示す。
第4図CB)において、ガラス基板(1)上に第1の導
電層(ハ)が500−3000ムの厚さKX方向に形成
されている。これはネサ(8nQ)を用い九透明膜であ
ってもより0さらにこの上K B2咳83α→がY方向
に形成されている。またゲイト電極リード漏はY方向に
形成されており183(ト)に対し液晶用のキャパシタ
(31)の電極(ハ)が透明導電膜によ多形成されてい
る。上側のガラス基板(至)下面にも透明導電膜■があ
る。この導電層@、04は互いに直角にて液晶が配向す
るように液晶分子配向膜または配向処理がなされている
Oこの2つの透明の電極@、(ハ)の間に液晶(ハ)を
充填させている0 各マトリックスの交点を構成するI()P例えば(、L
O) CL(0とその出力に連結するキャノくシタ(5
1)フ (31)が第1図に対応して第4図(4)((9)に示
しているO かくすることによシ、ひとつの絵素すなわちキャパシタ
の電極(ハ)トイγ融1絵素がxmm’6りり1〜16
個も作シ゛得ることができ、iた500X500の平面
ディスプレイも5〜20om’で作ることかできるよう
になった。
電層(ハ)が500−3000ムの厚さKX方向に形成
されている。これはネサ(8nQ)を用い九透明膜であ
ってもより0さらにこの上K B2咳83α→がY方向
に形成されている。またゲイト電極リード漏はY方向に
形成されており183(ト)に対し液晶用のキャパシタ
(31)の電極(ハ)が透明導電膜によ多形成されてい
る。上側のガラス基板(至)下面にも透明導電膜■があ
る。この導電層@、04は互いに直角にて液晶が配向す
るように液晶分子配向膜または配向処理がなされている
Oこの2つの透明の電極@、(ハ)の間に液晶(ハ)を
充填させている0 各マトリックスの交点を構成するI()P例えば(、L
O) CL(0とその出力に連結するキャノくシタ(5
1)フ (31)が第1図に対応して第4図(4)((9)に示
しているO かくすることによシ、ひとつの絵素すなわちキャパシタ
の電極(ハ)トイγ融1絵素がxmm’6りり1〜16
個も作シ゛得ることができ、iた500X500の平面
ディスプレイも5〜20om’で作ることかできるよう
になった。
第4図はこのIGFの出力にはひとつの液晶によるキャ
パシタのみであったが、同時にこの表示時間を表示する
ためのキャノくシタ(32)を並列して作ると第6゛図
に示す如くになる。
パシタのみであったが、同時にこの表示時間を表示する
ためのキャノくシタ(32)を並列して作ると第6゛図
に示す如くになる。
第6図は第45図で示した液晶部(ハ)、上側電極(ロ
)、上側ガラス基板砧が図面の簡略化のため省略したが
、この部分は第4図と同様公知の方法で作製すればよい
。
)、上側ガラス基板砧が図面の簡略化のため省略したが
、この部分は第4図と同様公知の方法で作製すればよい
。
第5図(4)はひとつの絵素に対応する領域の平面図、
@はムーノでの九て断面図、(O)はB−ゴでのたて断
面図をそれぞれ番号を対応させて示しである。第5図(
0)の工GIF(10)の形状よシ明らかな如く、この
IGFへの配向は第3図(4)を主要素として用いたも
のである。
@はムーノでの九て断面図、(O)はB−ゴでのたて断
面図をそれぞれ番号を対応させて示しである。第5図(
0)の工GIF(10)の形状よシ明らかな如く、この
IGFへの配向は第3図(4)を主要素として用いたも
のである。
液晶表示用のキャパシタ′?¥E極(ハ)はB1(6)
と連結しておシ、第4図の場合の83(ロ)と連結した
場合とその構造を異ならせている0 またこの日1…同時にその下側の透明導電膜に)および
ゲイト絶縁物(32)上に第2の透明導電膜0″Qをゲ
イト電極的と同時に設けて得られた電極とじよシ並列の
中ヤパシタ02)を構成し、液晶表示の表示時間を長く
するための一部としている。回路的には第1図にて破線
で示したキャパシ〉袋対応している0このキャパシタに
よシエGIFのオン時間が10〜1000/J秒であっ
ても液晶表示は1〜1000−1秒と長くするいわゆる
残光性を持たせることができる。このキャパシタは絵素
数が10〜10ケとなシ、この走査速度が0.1〜10
0μ秒となった時、見ている人の目をつかれさせないた
めに有効である。
と連結しておシ、第4図の場合の83(ロ)と連結した
場合とその構造を異ならせている0 またこの日1…同時にその下側の透明導電膜に)および
ゲイト絶縁物(32)上に第2の透明導電膜0″Qをゲ
イト電極的と同時に設けて得られた電極とじよシ並列の
中ヤパシタ02)を構成し、液晶表示の表示時間を長く
するための一部としている。回路的には第1図にて破線
で示したキャパシ〉袋対応している0このキャパシタに
よシエGIFのオン時間が10〜1000/J秒であっ
ても液晶表示は1〜1000−1秒と長くするいわゆる
残光性を持たせることができる。このキャパシタは絵素
数が10〜10ケとなシ、この走査速度が0.1〜10
0μ秒となった時、見ている人の目をつかれさせないた
めに有効である。
またとのに積容量のキャパシタはゲイト絶縁物O・と同
一材料としたことによシ、同一バッジ式に何らの新たな
工程を必要とせず作ることができた。しかしこの容量を
小面積で増加するため、窒化珪素ではなく酸化チタン、
酸化タンタルその他強誘電体を用いてもよい。
一材料としたことによシ、同一バッジ式に何らの新たな
工程を必要とせず作ることができた。しかしこの容量を
小面積で増加するため、窒化珪素ではなく酸化チタン、
酸化タンタルその他強誘電体を用いてもよい。
本発明における81αネに電気的に連結されている他の
電極(ハ)は電極穴(39)を介して設けられている。
電極(ハ)は電極穴(39)を介して設けられている。
これらIGIF(10)上にポリイミドまたはPIQ等
の眉間絶縁物を1〜3μの厚さに設け、それを選択的l
フォトリングラフィ技術によシ設ければよい。この電極
−(設計の仕様に従ってひとつの絵素の大きさを決定す
る。カリキュレータ等においては、0.1〜6m♂また
はく形、数字の1セグメントに対応している。しかし第
1図の如き走査型のマトリックス構成をさせる方式にお
いて、1〜60μをマトリックス状として例えば500
X500とすればよい。液晶表示部はとの電極の上方と
他方をネサ膜等の透明導極(財)をそれぞれの電極に液
晶分子配向膜を形成させて有するガラス板(ホ)とを0
.1〜2mmの間げきを有せしめて対抗配置させ、そこ
に例えばネマチック型の液晶(ハ)を注入して設けた。
の眉間絶縁物を1〜3μの厚さに設け、それを選択的l
フォトリングラフィ技術によシ設ければよい。この電極
−(設計の仕様に従ってひとつの絵素の大きさを決定す
る。カリキュレータ等においては、0.1〜6m♂また
はく形、数字の1セグメントに対応している。しかし第
1図の如き走査型のマトリックス構成をさせる方式にお
いて、1〜60μをマトリックス状として例えば500
X500とすればよい。液晶表示部はとの電極の上方と
他方をネサ膜等の透明導極(財)をそれぞれの電極に液
晶分子配向膜を形成させて有するガラス板(ホ)とを0
.1〜2mmの間げきを有せしめて対抗配置させ、そこ
に例えばネマチック型の液晶(ハ)を注入して設けた。
またこのディスプレイをカラー表示してもよい。さらに
例えば、これらの絵素が三重に重ね合わされて作られて
もよい。そして赤緑黄03つの要素を交互に配列せしめ
ればよい。
例えば、これらの絵素が三重に重ね合わされて作られて
もよい。そして赤緑黄03つの要素を交互に配列せしめ
ればよい。
第5図、第6図で明らかな如く、本発明は基板(1)上
に複数の工GF、キャパシタ、抵抗または同時にサンド
ウィッチ構造として液晶表示の平面パネルを設けたこと
を特徴としている。
に複数の工GF、キャパシタ、抵抗または同時にサンド
ウィッチ構造として液晶表示の平面パネルを設けたこと
を特徴としている。
さらに図面より明らかな如く、上方よシの光照射に対し
て、XGlF(10)に光が照射して9o°状態の時リ
ークしてしまうことがEIS、8111Cよシ自動的に
防止されていることを他の特徴としているO 加えて従来と異なシ、絶縁基板上に完全に他の絵素とア
イソレイトして工GFを積層型に設けていくことはきわ
めて大きな特徴であシ、特にこの全行程を600°0以
下−特に300”O以下の温度で作ることが可能である
ことは、このパネルが大面積としても熱歪の影響を受け
にくいという大きな特徴を有している。
て、XGlF(10)に光が照射して9o°状態の時リ
ークしてしまうことがEIS、8111Cよシ自動的に
防止されていることを他の特徴としているO 加えて従来と異なシ、絶縁基板上に完全に他の絵素とア
イソレイトして工GFを積層型に設けていくことはきわ
めて大きな特徴であシ、特にこの全行程を600°0以
下−特に300”O以下の温度で作ることが可能である
ことは、このパネルが大面積としても熱歪の影響を受け
にくいという大きな特徴を有している。
加えて本発明の半導体は非単結晶構造を中心としておシ
、特にSム8というアモルファスと単結晶との中間構造
であってかつ600°0までの熱エネルギに対して安定
なことは本発明の他の特徴である。
、特にSム8というアモルファスと単結晶との中間構造
であってかつ600°0までの熱エネルギに対して安定
なことは本発明の他の特徴である。
特にこの81BはlO〜100ムの大きなマイクロクリ
スタル構造の格子歪を有する非単結晶半導体であシ、そ
9製造には500KH1!〜3GHzの誘導エネルギを
使っても温度が300°0までで十分であシ、加えてそ
の電子Φホールの拡散長がアモルファス珪素の100〜
1d倍も大きいという物性的特性を有している。かかる
非単結晶半導体を基板上に積層する構造によ、918F
を設けたこと、加えてここを電流がたて方向に流れるた
め、チャネル長が0.1〜IPのマイクロチャネル型I
GIFを高精度のフォトリングラフィ技術を用いずに作
ることができることがきわめて大きな特徴である。
スタル構造の格子歪を有する非単結晶半導体であシ、そ
9製造には500KH1!〜3GHzの誘導エネルギを
使っても温度が300°0までで十分であシ、加えてそ
の電子Φホールの拡散長がアモルファス珪素の100〜
1d倍も大きいという物性的特性を有している。かかる
非単結晶半導体を基板上に積層する構造によ、918F
を設けたこと、加えてここを電流がたて方向に流れるた
め、チャネル長が0.1〜IPのマイクロチャネル型I
GIFを高精度のフォトリングラフィ技術を用いずに作
ることができることがきわめて大きな特徴である。
さらに本発明において工GFとしての特性は、日ム日の
特性にかんがみ、そのスレッシエホールト電圧Cv4J
は例えばドープをイオン注入法で行なうのではなく、8
2に添加する不純物の添加量と加える高周波パワーによ
多制御する点も特徴である。
特性にかんがみ、そのスレッシエホールト電圧Cv4J
は例えばドープをイオン注入法で行なうのではなく、8
2に添加する不純物の添加量と加える高周波パワーによ
多制御する点も特徴である。
そのため耐圧20〜30’V%−・−%〜4vを±0.
2jの範囲で制御できた。さらに周波数特性がチャネル
長が0.1〜IPのマイクロチャネルのため、これまで
の単結晶型の絶縁ゲイト型牛導体装置の1/6〜1/6
0を非単結晶半導体を用いたのにもかかわらず、得るこ
とができた0 厚さに挿入することによシ、このIP接合またはPM接
合のリークは逆方向K 107を加えても1onム以下
であった。これは単結晶の逆方向リークに匹敵する好ま
しいものであった0また81K例えば酸素または窒素を
2〜20モルチ、また炭素を5〜30モルチ添加すると
、第2図に示した構造においては同様に逆方向にリーク
が少なく、また82.83のエツチングの際81をオー
バーエッチしてしまうことを防ぎ、プロセス上も好まし
かった。この低リーク特性は無添加の場合に比べて1/
10〜1/xo’倍もリークが少なかった0このリーク
が少ないことが第1図のマトリックス構造を実施する時
きわめて有効であることは当然である。
2jの範囲で制御できた。さらに周波数特性がチャネル
長が0.1〜IPのマイクロチャネルのため、これまで
の単結晶型の絶縁ゲイト型牛導体装置の1/6〜1/6
0を非単結晶半導体を用いたのにもかかわらず、得るこ
とができた0 厚さに挿入することによシ、このIP接合またはPM接
合のリークは逆方向K 107を加えても1onム以下
であった。これは単結晶の逆方向リークに匹敵する好ま
しいものであった0また81K例えば酸素または窒素を
2〜20モルチ、また炭素を5〜30モルチ添加すると
、第2図に示した構造においては同様に逆方向にリーク
が少なく、また82.83のエツチングの際81をオー
バーエッチしてしまうことを防ぎ、プロセス上も好まし
かった。この低リーク特性は無添加の場合に比べて1/
10〜1/xo’倍もリークが少なかった0このリーク
が少ないことが第1図のマトリックス構造を実施する時
きわめて有効であることは当然である。
さらにこの逆方向リークはこの積層型の81.82.8
3をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイヤスを107加えると1mム以上あったが
、これをSム8とすると6〜50/Jムにまで下った。
3をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイヤスを107加えると1mム以上あったが
、これをSム8とすると6〜50/Jムにまで下った。
それはEll、830F+またはN1型の半導体におけ
る一Pの不純物が置換型に配位し、そのイアオン化率が
単結晶と同じく4N以上となったこと、およびその活性
化エネルギもアモルファスの場合の0.2〜0.3・V
よシo、 ooa〜o、 oox・Vと小さくなシ、電
気伝導度もム8の10〜10 (a e sjに対し1
0”−10L(Ac m5″ときわめて大きくなったこ
とにある。
る一Pの不純物が置換型に配位し、そのイアオン化率が
単結晶と同じく4N以上となったこと、およびその活性
化エネルギもアモルファスの場合の0.2〜0.3・V
よシo、 ooa〜o、 oox・Vと小さくなシ、電
気伝導度もム8の10〜10 (a e sjに対し1
0”−10L(Ac m5″ときわめて大きくなったこ
とにある。
このため一度配位した不純物が積層中にアウトデイフエ
ージ目ンせず、結果として接合がきれいにできたことに
よる。
ージ目ンせず、結果として接合がきれいにできたことに
よる。
さらにかかる積層型のIGνのため従来のように高精度
のフォトリソグラフィ技術を用いることなく、基板特に
絶縁基板上に複数個のxey。
のフォトリソグラフィ技術を用いることなく、基板特に
絶縁基板上に複数個のxey。
抵抗、キャパシタを作ることが可能になった。
そして液晶表示ディスプレイに、!、で発展させること
が可能となった。
が可能となった。
本発明における半導体は珪素、絶縁体は酸化珪素または
窒化珪素を用いたoしかし半導体としてゲルマ=w−ム
、ElixGs、、 (o(xzυ、BP、Gaム−等
を用いてもよい。
窒化珪素を用いたoしかし半導体としてゲルマ=w−ム
、ElixGs、、 (o(xzυ、BP、Gaム−等
を用いてもよい。
また非単結晶半導体においてBム8ではなくアモルファ
スまたそは結晶粒径が60〜6000ムの大き表いわゆ
る多結晶牛導体であってもよいことはいうまでもない0
スまたそは結晶粒径が60〜6000ムの大き表いわゆ
る多結晶牛導体であってもよいことはいうまでもない0
第1図は本発明による絶縁ゲイト型半導体装置、インバ
ータ抵抗、キャパシタまたは絶縁ゲイト型半導体装置と
キャパシタとを絵素としたマトリックス構造の等価回路
を示す0 第2図は本発明の積層型絶縁ゲイト型中導体装置の工程
を示すたて断面図である0 第3図は本発明の他の半導体装置を示す0第4図および
第6図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレイを構
成する半導体装置を示す。
ータ抵抗、キャパシタまたは絶縁ゲイト型半導体装置と
キャパシタとを絵素としたマトリックス構造の等価回路
を示す0 第2図は本発明の積層型絶縁ゲイト型中導体装置の工程
を示すたて断面図である0 第3図は本発明の他の半導体装置を示す0第4図および
第6図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレイを構
成する半導体装置を示す。
Claims (1)
- 【特許請求の範囲】 1、基板上または基板上の第1の導電層上に設けられた
第1の半導体と、該半導体上に設けられた概略同一形状
を有する第2および第3の半導体を積層して有し、前記
第1および第3の半導体は同一導電型よりなる一対のソ
ース、ドレインを構成して設けられ、前記第2の半導体
の側部に隣接して設けられたゲイト絶縁膜とゲイト電極
よりなるゲイトが設けられた絶縁ゲイト型半導体装置に
おいて、前記第1の半導体または第1の導電層、前記ゲ
イトの電極、リードを構成する第2の導電層、および前
記第3の半導体または該半導体に連結した第3の導電層
は互いに眉間絶縁物により離間して積層されたことを特
徴とする半導体装置。 2、特許請求の範囲第1項において、第1の導電層、第
2または第3の導電層は透明導電性層よシなることを特
徴とする半導体装置0
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170284A JPS5871664A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170284A JPS5871664A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871664A true JPS5871664A (ja) | 1983-04-28 |
Family
ID=15902089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56170284A Pending JPS5871664A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871664A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567481A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Field effect type transistor |
| JPS5617071A (en) * | 1979-07-20 | 1981-02-18 | Fujitsu Ltd | Semiconductor device |
-
1981
- 1981-10-23 JP JP56170284A patent/JPS5871664A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567481A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Field effect type transistor |
| JPS5617071A (en) * | 1979-07-20 | 1981-02-18 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6829791B1 (ja) | 液晶表示装置 | |
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JP2616755B2 (ja) | 半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPS6366428B2 (ja) | ||
| JPH02217826A (ja) | 液晶電気光学装置 | |
| JPS5871664A (ja) | 半導体装置 | |
| JPH01192173A (ja) | 半導体装置の製造方法 | |
| JP2005072531A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
| JPH07109895B2 (ja) | 半導体装置 | |
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH02301162A (ja) | 積層型半導体集積回路 | |
| JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH05257163A (ja) | 複合半導体装置 | |
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JPH0465550B2 (ja) | ||
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS58123770A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP2593640B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS60124973A (ja) | 絶縁ゲイト型半導体装置 |