JPH02210513A - クロック信号再起動方法 - Google Patents
クロック信号再起動方法Info
- Publication number
- JPH02210513A JPH02210513A JP1195862A JP19586289A JPH02210513A JP H02210513 A JPH02210513 A JP H02210513A JP 1195862 A JP1195862 A JP 1195862A JP 19586289 A JP19586289 A JP 19586289A JP H02210513 A JPH02210513 A JP H02210513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- restart
- clock signal
- clock
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000005764 inhibitory process Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御回路に関し、特に、マ
イクロプログラム制御回路の動作の基本を形づくってい
るクロック信号の発生を禁止した場合の再起動の方式に
関するものである。
イクロプログラム制御回路の動作の基本を形づくってい
るクロック信号の発生を禁止した場合の再起動の方式に
関するものである。
本発明の目的は、クロック信号の発生を禁止した時、任
意のタイミングからクロック信号の再起動を行なう回路
を提供する事にある。
意のタイミングからクロック信号の再起動を行なう回路
を提供する事にある。
従来、マイクロプログラムにより動作するマイクロプロ
グラム制御回路では、クロック信号の一部あるいは全て
を停止させる事は、はとんど行なわれなかったが、消費
電力の削減を追求した結果、一連のプログラム終了後、
クロック信号を停止する方法が用いられつつある。従来
のクロック信号再起動の方法では、クロック信号停止後
、クロック信号再起動は固定されたタイミングのみで行
なわれ、マイクロプログラムによる制御、及び、マスキ
ングによる制御は不可能であった。第１図に従来のクロ
ック信号再起動回路を示す。１は発振回路、２は分周回
路、３，４はアンドゲート、５はオアゲート、６はキー
人力制御回路である。従来の方法では分周回路２からア
ンドゲート３に与えられる信号は、１秒あるいは、１／
１０秒などに固定され、その選択は不可能である。この
為、第２図に示す消費電力の様子の様に、１／１０秒毎
の処理を必要とするマイクロプログラム制御回路におい
ては、常に１／１０秒のクロックタイミングで、クロッ
ク信号が起動され、その為、１／１０秒毎の処理が必要
でないプログラム処理モード第３図においても１／１０
秒信号毎に、クロック信号が再起動されることになり、
消費電力削減の大きなデメリットとなっている。
グラム制御回路では、クロック信号の一部あるいは全て
を停止させる事は、はとんど行なわれなかったが、消費
電力の削減を追求した結果、一連のプログラム終了後、
クロック信号を停止する方法が用いられつつある。従来
のクロック信号再起動の方法では、クロック信号停止後
、クロック信号再起動は固定されたタイミングのみで行
なわれ、マイクロプログラムによる制御、及び、マスキ
ングによる制御は不可能であった。第１図に従来のクロ
ック信号再起動回路を示す。１は発振回路、２は分周回
路、３，４はアンドゲート、５はオアゲート、６はキー
人力制御回路である。従来の方法では分周回路２からア
ンドゲート３に与えられる信号は、１秒あるいは、１／
１０秒などに固定され、その選択は不可能である。この
為、第２図に示す消費電力の様子の様に、１／１０秒毎
の処理を必要とするマイクロプログラム制御回路におい
ては、常に１／１０秒のクロックタイミングで、クロッ
ク信号が起動され、その為、１／１０秒毎の処理が必要
でないプログラム処理モード第３図においても１／１０
秒信号毎に、クロック信号が再起動されることになり、
消費電力削減の大きなデメリットとなっている。
１７１００秒に固定されている場合は、より大きなデメ
リットであることは言うまでもない。又、１秒に固定し
た場合、 １／１０秒毎、 １／１００秒毎の処理を行
ないたい場合、クロック信号を停止させることが不可能
となり、マイクロプログラム制御回路が動き続ける為、
消費電力は非常に増加する。
リットであることは言うまでもない。又、１秒に固定し
た場合、 １／１０秒毎、 １／１００秒毎の処理を行
ないたい場合、クロック信号を停止させることが不可能
となり、マイクロプログラム制御回路が動き続ける為、
消費電力は非常に増加する。
第４図は１秒に固定し、１／１０秒毎の処理を実行した
場合の消費電力の様子である。第２図から第４図におい
て、７はマイクロプログラム制御回路が有効に消費する
電力、８はマイクロプログラム制御回路がプログラムを
処理せずに、無効に消費する電力を示す。以上の様に、
従来のクロック再起動回路は、クロック再起動タイミン
グが固定されている為、消費電力の削減の面で大きな問
題を持っている。本発明においては、前記の諸問題を解
決する為、クロック再起動タイミングを任意に設定可能
とした。クロック再起動タイミングの設定方法としては
、第５図に示す様な回路を用いる。
場合の消費電力の様子である。第２図から第４図におい
て、７はマイクロプログラム制御回路が有効に消費する
電力、８はマイクロプログラム制御回路がプログラムを
処理せずに、無効に消費する電力を示す。以上の様に、
従来のクロック再起動回路は、クロック再起動タイミン
グが固定されている為、消費電力の削減の面で大きな問
題を持っている。本発明においては、前記の諸問題を解
決する為、クロック再起動タイミングを任意に設定可能
とした。クロック再起動タイミングの設定方法としては
、第５図に示す様な回路を用いる。
９はクロック再起動制御回路である。第６図にクロック
・再起動制御回路を示す。１０は分周回路よりの信号１
２から数種の信号１３を得る為のマスク、１１は１０よ
りの信号と１４からマイクロ命令により任意の信号を選
択する為のＰＬＡである。第５図、第６図に示した回路
構成とする事により、マイクロプログラム制御回路を使
用する目的によってマスク変更し、再起動タイミングを
適当な物とする事ができ、その上、マイクロ命令によっ
てその内の１つの信号タイミングを選択することが可能
となる。以上の様にクロック再起動夕り、Ｓ−２でモー
ドのチエツクを行ない、１秒毎の再起動が必要である時
計処理モードの場合には、３−３で処理し、１秒再起動
マイクロ命令、Ｒ３Ｔｌ： ３−４によって、クロッ
クが停止する。クロック停止後、キー人力又は、１秒信
号によってＳ−１から再起動する。１／２秒制御の必要
な２Ｈｚフラツシングの場合は、Ｓ−５で処理され、１
７２秒再起動マイクロ命令Ｒ３Ｔ−２： ｓ−ａによ
ってクロックが停止する。８Ｈｚのアラーム処理の場合
のＳ −７，Ｓ −８も同様であり、Ｓ−３、５，７で
は、他のいかなるＩＨｚ以上の処理も例と同様に実行可
能である。以上の様に、本発明により、消費電流が減少
する為、その効果は大である。
・再起動制御回路を示す。１０は分周回路よりの信号１
２から数種の信号１３を得る為のマスク、１１は１０よ
りの信号と１４からマイクロ命令により任意の信号を選
択する為のＰＬＡである。第５図、第６図に示した回路
構成とする事により、マイクロプログラム制御回路を使
用する目的によってマスク変更し、再起動タイミングを
適当な物とする事ができ、その上、マイクロ命令によっ
てその内の１つの信号タイミングを選択することが可能
となる。以上の様にクロック再起動夕り、Ｓ−２でモー
ドのチエツクを行ない、１秒毎の再起動が必要である時
計処理モードの場合には、３−３で処理し、１秒再起動
マイクロ命令、Ｒ３Ｔｌ： ３−４によって、クロッ
クが停止する。クロック停止後、キー人力又は、１秒信
号によってＳ−１から再起動する。１／２秒制御の必要
な２Ｈｚフラツシングの場合は、Ｓ−５で処理され、１
７２秒再起動マイクロ命令Ｒ３Ｔ−２： ｓ−ａによ
ってクロックが停止する。８Ｈｚのアラーム処理の場合
のＳ −７，Ｓ −８も同様であり、Ｓ−３、５，７で
は、他のいかなるＩＨｚ以上の処理も例と同様に実行可
能である。以上の様に、本発明により、消費電流が減少
する為、その効果は大である。
第１図は従来のクロック信号再起動回路図。第２図は、
１／１０秒毎の処理実行中の消費電力の様子を示す図。 第３図は、１／１０秒毎に再起動のかかるマイクロプロ
グラム制御回路において、１秒毎の処理を実行した場合
の消費電力の様子を示す図。第４図は、１秒毎に再起動
のかかるマイクロプログラム制御回路において１／１０
秒毎の処理を実行した場合の消費電力の様子を示す図。 第５図は、本発明によるクロック信号再起動回路図。第
６図は、クロック再起動制御回路図。第７図は本発明に
よるクロック信号再起動回路を用いた場合の流れ図であ
る。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木 喜三部 他１名手続補正書 （自発）
１／１０秒毎の処理実行中の消費電力の様子を示す図。 第３図は、１／１０秒毎に再起動のかかるマイクロプロ
グラム制御回路において、１秒毎の処理を実行した場合
の消費電力の様子を示す図。第４図は、１秒毎に再起動
のかかるマイクロプログラム制御回路において１／１０
秒毎の処理を実行した場合の消費電力の様子を示す図。 第５図は、本発明によるクロック信号再起動回路図。第
６図は、クロック再起動制御回路図。第７図は本発明に
よるクロック信号再起動回路を用いた場合の流れ図であ
る。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木 喜三部 他１名手続補正書 （自発）
Claims (1)
- （１）各種電子回路の動作の基礎となるクロック信号発
生回路、マイクロ命令を記憶する第１記憶回路、各種デ
ーターを記憶する第２記憶回路、演算回路、及び入出力
回路から構成されるマイクロプログラム制御回路におい
て、前記クロック信号発生回路が、クロック信号の一部
或いは全てを停止せしめる禁止回路を含み、前記禁止回
路を制御するマイクロ命令を有し、同時に、クロック信
号の一部或いは全てを再起動せしめる再起動回路を含み
、前記再起動回路のクロック再起動タイミングをマイク
ロ命令で指定し、任意のタイミングで再起動可能とした
事を特徴とするマイクロプログラム制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195862A JPH02210513A (ja) | 1989-07-28 | 1989-07-28 | クロック信号再起動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195862A JPH02210513A (ja) | 1989-07-28 | 1989-07-28 | クロック信号再起動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14299579A Division JPS5667452A (en) | 1979-11-05 | 1979-11-05 | Microprogram control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210513A true JPH02210513A (ja) | 1990-08-21 |
| JPH0431402B2 JPH0431402B2 (ja) | 1992-05-26 |
Family
ID=16348226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195862A Granted JPH02210513A (ja) | 1989-07-28 | 1989-07-28 | クロック信号再起動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210513A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997539A (ja) * | 1973-01-19 | 1974-09-14 | ||
| JPS5072550A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS5667452A (en) * | 1979-11-05 | 1981-06-06 | Seiko Epson Corp | Microprogram control circuit |
-
1989
- 1989-07-28 JP JP1195862A patent/JPH02210513A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997539A (ja) * | 1973-01-19 | 1974-09-14 | ||
| JPS5072550A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS5667452A (en) * | 1979-11-05 | 1981-06-06 | Seiko Epson Corp | Microprogram control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431402B2 (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155840A (en) | Single-chip mircocomputer with clock-signal switching function which can disable a high-speed oscillator to reduce power consumption | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| JPH02210513A (ja) | クロック信号再起動方法 | |
| JPS5862720A (ja) | デ−タ処理装置におけるクロツク信号供給制御方法 | |
| JPS6350725B2 (ja) | ||
| JPS6118021A (ja) | デ−タ処理装置 | |
| JPS62221729A (ja) | マイクロプログラム制御方式 | |
| JPH0527056A (ja) | 時計機能付電子機器の電池消耗防止装置 | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPH035948Y2 (ja) | ||
| JPS63127315A (ja) | データ処理装置 | |
| EP0173052A2 (en) | Microcomputer clock circuit | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH03116210A (ja) | データ処理システム | |
| EP0536756B1 (en) | A microcomputer and its option setting circuit | |
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| JPH06138975A (ja) | 半導体装置 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPS6223893B2 (ja) | ||
| JPH0267655A (ja) | メモリ制御回路 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS6223343B2 (ja) |