JPS6350725B2 - - Google Patents
Info
- Publication number
- JPS6350725B2 JPS6350725B2 JP54142995A JP14299579A JPS6350725B2 JP S6350725 B2 JPS6350725 B2 JP S6350725B2 JP 54142995 A JP54142995 A JP 54142995A JP 14299579 A JP14299579 A JP 14299579A JP S6350725 B2 JPS6350725 B2 JP S6350725B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- restart
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明は電子時計機能を有する電子機器のマイ
クロプログラム制御回路に関し、特に、マイクロ
プログラム制御回路の動作の基本を形づくつてい
るクロツク信号の発生を禁止した場合の再起動の
方式に関するものである。
クロプログラム制御回路に関し、特に、マイクロ
プログラム制御回路の動作の基本を形づくつてい
るクロツク信号の発生を禁止した場合の再起動の
方式に関するものである。
本発明の目的は、クロツク信号の発生を禁止し
た時、任意のタイミングからクロツク信号の再起
動を行なう回路を提供する事にある。
た時、任意のタイミングからクロツク信号の再起
動を行なう回路を提供する事にある。
従来、クロツク信号発生回路、前記クロツク信
号発生回路の出力信号を分周する分周回路、マイ
クロ命令を記憶する第１記憶回路、各種データを
記憶する第２記憶回路、演算回路及び入出力回路
からなる電子時計機能を有する電子機器のマイク
ロプログラム制御回路では、クロツク信号の一部
あるいは全てを停止させる事はほとんど行われな
かつたが、消費電力の削減を追求した結果、一連
のプログラム終了後、マイクロ命令により制御さ
れクロツク信号の一部あるいは全てを停止させる
禁止回路を用いる方法が用いられつつある。従来
のクロツク信号再起動の方法では、クロツク信号
停止後、クロツク信号再起動は固定されたタイミ
ングのみで行なわれ、マイクロプログラムによる
制御、及び、マスキングによる制御は不可能であ
つた。第１図に従来のクロツク信号再起動回路を
示す。１は発振回路、２は分周回路、３，４はア
ンドゲート、５はオアゲーナ、６はキー入力制御
回路である。従来の方法では分周回路２からアン
ドゲート３に与えられる信号は、１秒あるいは、
１／１０秒などに固定され、その選択は不可能であ
る。この為、第２図に示す消費電力の様子の様
に、1/10秒毎の処理を必要とするマイクロプログ
ラム制御回路においては、常に1/10秒のクロツク
タイミングで、クロツク信号が起動され、その
為、1/10秒毎の処理が必要でないプログラム処理
モード第３図においても1/10秒信号毎に、クロツ
ク信号が再起動されることになり、消費電力削減
の大きなデメリツトとなつている。
号発生回路の出力信号を分周する分周回路、マイ
クロ命令を記憶する第１記憶回路、各種データを
記憶する第２記憶回路、演算回路及び入出力回路
からなる電子時計機能を有する電子機器のマイク
ロプログラム制御回路では、クロツク信号の一部
あるいは全てを停止させる事はほとんど行われな
かつたが、消費電力の削減を追求した結果、一連
のプログラム終了後、マイクロ命令により制御さ
れクロツク信号の一部あるいは全てを停止させる
禁止回路を用いる方法が用いられつつある。従来
のクロツク信号再起動の方法では、クロツク信号
停止後、クロツク信号再起動は固定されたタイミ
ングのみで行なわれ、マイクロプログラムによる
制御、及び、マスキングによる制御は不可能であ
つた。第１図に従来のクロツク信号再起動回路を
示す。１は発振回路、２は分周回路、３，４はア
ンドゲート、５はオアゲーナ、６はキー入力制御
回路である。従来の方法では分周回路２からアン
ドゲート３に与えられる信号は、１秒あるいは、
１／１０秒などに固定され、その選択は不可能であ
る。この為、第２図に示す消費電力の様子の様
に、1/10秒毎の処理を必要とするマイクロプログ
ラム制御回路においては、常に1/10秒のクロツク
タイミングで、クロツク信号が起動され、その
為、1/10秒毎の処理が必要でないプログラム処理
モード第３図においても1/10秒信号毎に、クロツ
ク信号が再起動されることになり、消費電力削減
の大きなデメリツトとなつている。
1/100秒に固定されている場合は、より大きな
デメリツトであることは言うまでもない。又、１
秒に固定した場合、1/10秒毎、1/100秒毎の処理
を行ないたい場合、クロツク信号を停止させるこ
とが不可能となり、マイクロプログラム制御回路
が動き続ける為、消費電力は、非常に増加する。
デメリツトであることは言うまでもない。又、１
秒に固定した場合、1/10秒毎、1/100秒毎の処理
を行ないたい場合、クロツク信号を停止させるこ
とが不可能となり、マイクロプログラム制御回路
が動き続ける為、消費電力は、非常に増加する。
第４図は１秒に固定し、1/10秒毎の処理を実行
した場合の消費電力の様子である。第２図から第
４図において、７はマイクロプログラム制御回路
が、有効に消費する電力、８はマイクロプログラ
ム制御回路が、プログラムを処理せずに、無効に
消費する電力を示す。以上の様に、従来のクロツ
ク再起動回路は、クロツク再起動タイミングが固
定されている為、消費電力の削減の面で大きな問
題を持つている。本発明においては、前記の諸問
題を解決する為、クロツク再起動タイミングを任
意に設定可能とした。クロツク再起動タイミング
の設定方法としては、第５図に示す様な回路を用
いる。９はクロツク再起動制御回路である。
した場合の消費電力の様子である。第２図から第
４図において、７はマイクロプログラム制御回路
が、有効に消費する電力、８はマイクロプログラ
ム制御回路が、プログラムを処理せずに、無効に
消費する電力を示す。以上の様に、従来のクロツ
ク再起動回路は、クロツク再起動タイミングが固
定されている為、消費電力の削減の面で大きな問
題を持つている。本発明においては、前記の諸問
題を解決する為、クロツク再起動タイミングを任
意に設定可能とした。クロツク再起動タイミング
の設定方法としては、第５図に示す様な回路を用
いる。９はクロツク再起動制御回路である。
第６図にクロツク再起動制御回路を示す。１０
は分周回路よりの信号１２から再起動用のタイミ
ング信号の候補信号１３を得る為のマスクであ
る。マイクロプログラム制御回路の再起動のタイ
ミングは、その回路が使用される目的によつて異
なる。例えば、１秒、1/2秒、1/4秒、1/8秒とい
う４種類のタイミングが必要な場合や、１秒、1/
１０秒、1/100秒、1/8秒という４種類のタイミング
が必要な場合等があるので、１０のマスク回路に
より、候補信号１３の信号タイミングをマスク切
換可能とした。１１は１０よりの候補信号１３の
内の１つの信号を再起動信号とする為の選択回路
であり、マイクロ命令のデコード部よりの信号１
４を用いて選択する。この様な構成により、マイ
クロプログラム制御回路の使用目的に合わせた再
起動信号タイミングを任意に選択する事が可能と
なる。以上の様にクロツク再起動タイミングを任
意に設定可能とした応用例の流れ図を図７に示
す。Ｓ−１はクロツク再起動端子であり、Ｓ−２
でモードのチエツクを行ない、１秒毎の再起動が
必要である時計処理モードの場合には、Ｓ−３で
処理し、１秒再起動マイクロ命令、RST１：Ｓ
−４によつて、クロツク停止する。クロツク停止
後、キー入力又は、１秒信号によつてＳ−１から
再起動する。1/2秒制御の必要な２Hzフラツシン
グの場合は、Ｓ−５で処理され、1/2秒再起動マ
イクロ命令RST−２：Ｓ−６によつてクロツク
が停止する。８Hzのアラーム処理の場合のＳ−
７，Ｓ−８も同様であり、Ｓ−３，５，７では、
他のいかなる１Hz以上の処理も例と同様に実行可
能である。つまり、本願発明においては、クロツ
ク信号の再起動のタイミングが任意に設定できる
方式を提供しており、1/100ストツプウオツチモ
ードでは1/100秒再起動、1/10秒タイマーモード
では1/10秒、通常の時計モード時には１秒という
ように、プログラムの実行状態に応じて再起動の
タイミングが自動的に選択できる。また、アラー
ム鳴鐘時には1/8秒の再起動によつてブザーの
ON、OFFを行ない、アラーム鳴鐘後は１秒の再
起動に戻すなど、キー入力には関係なくプログラ
ムの実行によつて再起動のタイミングが適当に設
定できるので、最適なタイミングをプログラムす
る事によつて、大幅に消費電流を減少させること
ができるという効果を有する。
は分周回路よりの信号１２から再起動用のタイミ
ング信号の候補信号１３を得る為のマスクであ
る。マイクロプログラム制御回路の再起動のタイ
ミングは、その回路が使用される目的によつて異
なる。例えば、１秒、1/2秒、1/4秒、1/8秒とい
う４種類のタイミングが必要な場合や、１秒、1/
１０秒、1/100秒、1/8秒という４種類のタイミング
が必要な場合等があるので、１０のマスク回路に
より、候補信号１３の信号タイミングをマスク切
換可能とした。１１は１０よりの候補信号１３の
内の１つの信号を再起動信号とする為の選択回路
であり、マイクロ命令のデコード部よりの信号１
４を用いて選択する。この様な構成により、マイ
クロプログラム制御回路の使用目的に合わせた再
起動信号タイミングを任意に選択する事が可能と
なる。以上の様にクロツク再起動タイミングを任
意に設定可能とした応用例の流れ図を図７に示
す。Ｓ−１はクロツク再起動端子であり、Ｓ−２
でモードのチエツクを行ない、１秒毎の再起動が
必要である時計処理モードの場合には、Ｓ−３で
処理し、１秒再起動マイクロ命令、RST１：Ｓ
−４によつて、クロツク停止する。クロツク停止
後、キー入力又は、１秒信号によつてＳ−１から
再起動する。1/2秒制御の必要な２Hzフラツシン
グの場合は、Ｓ−５で処理され、1/2秒再起動マ
イクロ命令RST−２：Ｓ−６によつてクロツク
が停止する。８Hzのアラーム処理の場合のＳ−
７，Ｓ−８も同様であり、Ｓ−３，５，７では、
他のいかなる１Hz以上の処理も例と同様に実行可
能である。つまり、本願発明においては、クロツ
ク信号の再起動のタイミングが任意に設定できる
方式を提供しており、1/100ストツプウオツチモ
ードでは1/100秒再起動、1/10秒タイマーモード
では1/10秒、通常の時計モード時には１秒という
ように、プログラムの実行状態に応じて再起動の
タイミングが自動的に選択できる。また、アラー
ム鳴鐘時には1/8秒の再起動によつてブザーの
ON、OFFを行ない、アラーム鳴鐘後は１秒の再
起動に戻すなど、キー入力には関係なくプログラ
ムの実行によつて再起動のタイミングが適当に設
定できるので、最適なタイミングをプログラムす
る事によつて、大幅に消費電流を減少させること
ができるという効果を有する。
第１図は従来のクロツク信号再起動回路。第２
図は、1/10秒毎の処理実行中の消費電力の様子。
第３図は、1/10秒毎に再起動のかかるマイクロプ
ログラム制御回路において、１秒毎の処理を実行
した場合の消費電力の様子。第４図は、１秒毎に
再起動のかかるマイクロプログラム制御回路にお
いて1/10秒毎の処理を実行した場合の消費電力の
様子。第５図は、本発明によるクロツク信号再起
動回路。第６図は、クロツク再起動制御回路。第
７図は本発明によるクロツク信号再起動回路を用
いた場合の流れ図である。
図は、1/10秒毎の処理実行中の消費電力の様子。
第３図は、1/10秒毎に再起動のかかるマイクロプ
ログラム制御回路において、１秒毎の処理を実行
した場合の消費電力の様子。第４図は、１秒毎に
再起動のかかるマイクロプログラム制御回路にお
いて1/10秒毎の処理を実行した場合の消費電力の
様子。第５図は、本発明によるクロツク信号再起
動回路。第６図は、クロツク再起動制御回路。第
７図は本発明によるクロツク信号再起動回路を用
いた場合の流れ図である。
Claims (1)
- １ クロツク信号発生回路、前記クロツク信号発
生回路の出力信号を分周する分周回路、マイクロ
命令を記憶する第１記憶回路、各種データを記憶
する第２記憶回路、演算回路、入出力回路、前記
マイクロ命令により制御されクロツク信号の一部
あるいは全てを停止させる禁止回路及びクロツク
信号の一部あるいは全てを再起動させるクロツク
再起動制御回路からなる電子時計機能を有する電
子機器のマイクロプログラム制御回路において、
前記クロツク再起動制御回路は、前記分周回路よ
りの信号から再起動用タイミング信号としての複
数の候補信号を得るためのマスク回路、前記マイ
クロ命令に応じて前記マスク回路より出力される
前記複数の候補信号のうちの一つの信号を再起動
信号として選択する選択回路を具備することを特
徴とする電子時計機能を有する電子機器のマイク
ロプログラム制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14299579A JPS5667452A (en) | 1979-11-05 | 1979-11-05 | Microprogram control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14299579A JPS5667452A (en) | 1979-11-05 | 1979-11-05 | Microprogram control circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195862A Division JPH02210513A (ja) | 1989-07-28 | 1989-07-28 | クロック信号再起動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5667452A JPS5667452A (en) | 1981-06-06 |
| JPS6350725B2 true JPS6350725B2 (ja) | 1988-10-11 |
Family
ID=15328485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14299579A Granted JPS5667452A (en) | 1979-11-05 | 1979-11-05 | Microprogram control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5667452A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147218A (en) * | 1980-04-18 | 1981-11-16 | Sharp Corp | System start control circuit by time counting signal |
| JPH02210513A (ja) * | 1989-07-28 | 1990-08-21 | Seiko Epson Corp | クロック信号再起動方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919695A (en) * | 1973-12-26 | 1975-11-11 | Ibm | Asynchronous clocking apparatus |
| JPS5110745A (ja) * | 1974-07-17 | 1976-01-28 | Fujitsu Ltd | Kurotsukuseigyohoshiki |
| JPS52149432A (en) * | 1976-06-08 | 1977-12-12 | Toshiba Corp | Electronic device |
| JPS54117649A (en) * | 1978-03-06 | 1979-09-12 | Fujitsu Ltd | Speed variable-type central processing unit |
-
1979
- 1979-11-05 JP JP14299579A patent/JPS5667452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5667452A (en) | 1981-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005217B1 (ko) | 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| JPH04348410A (ja) | マイクロコンピュータ | |
| JPS5862720A (ja) | デ−タ処理装置におけるクロツク信号供給制御方法 | |
| JP2002508562A (ja) | ジッターのない命令の実行 | |
| JPH02210513A (ja) | クロック信号再起動方法 | |
| JPH0724006B2 (ja) | デ−タ処理装置 | |
| JPS62221729A (ja) | マイクロプログラム制御方式 | |
| JPS63127315A (ja) | データ処理装置 | |
| JPS60129820A (ja) | 実行休止制御装置 | |
| JPH035948Y2 (ja) | ||
| JPH0573296A (ja) | マイクロコンピユータ | |
| EP0173052A2 (en) | Microcomputer clock circuit | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS6252901B2 (ja) | ||
| JPS6223893B2 (ja) | ||
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPS63153634A (ja) | デ−タ処理装置 | |
| JPS59206920A (ja) | 時間処理制御方式 | |
| JPH0267655A (ja) | メモリ制御回路 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS6223343B2 (ja) | ||
| JPS595327A (ja) | Ｃｍｏｓディジタル制御回路 | |
| JPS583012A (ja) | タイムオブディクロックの同期化方式 |