JPH02211622A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は浅い不純物層を有する半導体装置及びその製造
方法に関する。

（従来の技術） 近年、コンピューターや通信機器の重要部分には、多数
のトランジスタや抵抗等を電気回路を達成する様に結び
つけ、１チツプ上に集積化して形成した大規模集積回路
（ＬＳＩ）が多用されている。

このＬＳＩ単体の性能向上が、機器全体の高性能化を図
る上で重要である。これは例えばＬＳＩの集積度を高め
る事により達成されるため、ＬＳＩの基本素子例えば電
界効果トランジスタ（ＦＥＴ）の微細化が必要となる。

そこでＦＥＴのゲートを短くするに伴ってソース・ドレ
イン領域も浅くする事が要求され、例えばこれらの領域
の形成に低加速イオン注入法が広く用いられている。こ
の方法を用いることによって０．１μｍ程度の浅いソー
ス・ドレイン領域を形成でき、よシ微細化して高性能に
なったＦＥＴの形成が可能である。ところが、この様に
イオン注入法だけで形成する不純物層は抵抗が高く１０
０Ω／口以上のシート抵抗になってしまう。ＦＥＴの高
速化のためにはこの不純物層のシート抵抗を小さくシ、
ドレイン電流の流れを良好にする必要がある。これには
不純物層の一部を金属化する方法が考えられておシ、例
えばサリサイドと呼ばれる方法が有る。これを第４図に
示す。この方法は先ず、シリコン基板（１）がフィール
ド酸化膜（２）から露出した領域に不純物層（４１）を
形成する（第４図（ａ））。

次ぎにこの層上にＣｏ膜（７１）を堆積する（第４図（
ｂ））。

この上をランプアニールで加熱してＣｏシリサイド膜（
４□）を形成する（第４図（Ｃ））。

この後、未反応のＧＯ（７ｚ）ｅエツチング除去する（
第４図（ｄ））。

最後に絶縁膜（８）を設は開口を施した後配線（９）を
形成する（第４図（ｅ））。

この方法を用いると、例えば１５Ｑｎｍ厚のシリサイド
を形成することができ、しかもシート抵抗は３〜５Ω／
口に低減できる。

しかし、この方法で形成した場合、不純物層（４ｍ）と
金属シリサイド層（４２）間の界面は凹凸形状となる。

第５図は第４図（ｅ）に示した領域Ａの拡大図であり、
この界面の様子を示す。（４０）は金属シリサイド層（
４２）がＶ型不純物層（４Ｉ）側につき出た凸部であＬ
（４１）はその逆の四部である。これらの凹凸の差（８
）は５００Ａから１０００λ程度になる事もアシ、上述
した形成方法ではこれ以下のものは形成困難であった。

この様な半導体装置ではこの凸部（４０）に電界が集中
し、界面の電界分布はその面内の均一性を失う。この様
な状態では電界が集中した所からｎ型のシリコン基板（
１）へリーク電流（４２）が発生し、ひいてはｐ型不純
物層（４、）とｎ型基板（１）間のＰＮ接合の破壊を紹
く結果となる。

（発明が解決しようとする課題） 従来の半導体装置は、０．１μｍ以下の浅い不純物層を
備えてはいたが、金属化合物層と不純物層間の界面が凸
凹形状になるた−め、ここに電荷の集中が起き、これに
起因して基板と不純物層間の接合が破れてしまう問題が
あった。

本発明は上記問題点に鑑みなされたもので、金属化合物
と不純物層間の界面での電荷の集中を防ぎ、リーク電流
を抑えた半導体装置を提供する事を第１の目的とする。

また、この様な半導体装置を容易に形成することのでき
る半導体装置の製造方法を提供する事を第２の目的とす
る。

〔発明の構成〕

（課題を解決するための手段） 本発明は上記目的を達成するためになされたもので、第
１の発明は第１導電型の半導体基板と、この基板表面に
選択的に設けられた第２導電型の不純物層と、この不純
物層表面に設けられた前記不純物層の構成元素及び金属
を含む金属化合物層とを備える半導体装置において、前
記不純物層と前記金属化合物層の界面が１００Å以下の
段差の凹凸を有する事を特徴とする半導体装置を提供す
るものである。

さらに第２の発明は、第１導電型の半導体基板表面に選
択的に第２導電型の不純物層を形成すると共に、この不
純物層の表面に前記半導体基板の構成元素及び金属を含
む金属化合物を形成する工程を具備する半導体装置の製
造方法において、前記金属化合物の形成前に、前記半導
体基板若しくは前記不純物層に、所望のイオンを注入す
る事により、前記半導体基板若しくは前記不純物層を前
記金属化合物の格子定数に近づける事を特徴とする半導
体装置の製造方法を提供するものである。

（作用） 本発明によれば、半導体基板上に浅い不純物層を介して
金属化合物層を形成するに当たシ、この浅い不純物層若
しくは不純物を形成する前の基板表面に予めイオン注入
を行ってその格子定数を金属化合物層の格子定数に近づ
ける。これにより、不純物層とこの金属化合物層間に発
生するストレスが低減されてこの眉間の界面に発生する
凹凸が抑えられる。従って金属化合物層が不純物層を介
して基板に近接する箇所（凸部）が減少するため、この
箇所から基板側に向けての電流リークは少なくなる。

（実施例） 本発明の詳細を実施例を用−て説明する。

第１図は本発明の一実施例に係る電界効果トランジスタ
を製造工程順に示した断面図である。

先ず、（１００）を主面とするｎ型のシリコン基板（１
）上に熱酸化によシフイールド酸化膜（２）を形成する
。この酸化膜（２）に囲まれた素子形成領域にゲート酸
化膜（３１）、ドープした多結晶シリコン層（３２）、
硅化タングステン層（３３）及びＣＶＤ−８ｉＯ，膜（
３４）を順次積層した後これをゲート形状にエツチング
で加して積層膜を設ける（第１図（ａ））。

次いで、この積層膜とフィールド酸化膜（２）をマスク
にして、基板（１）表面に８ｉイオンを加速電圧４０　
ｋｅＶ、ドーズ量２　Ｘ　ｌ　０１５ｃｓ　２にて注入
する。この結果基板の表面は約０．１μｍの深さにわた
って非晶質化した。この後、続けてＢＰ、イオンを加速
電圧１５　ｋｅ”ｌ／、　　ドーズ量２Ｘ１０　ａにて
注入する。

さらに１０００℃、３０秒の条件にてランプアニールを
行う。これにより、深さ約０．０８μｍのｐ型の不純物
拡散層（４１）、（５１）を形成した。この際の拡散層
（４）　−（５、）の平均格子定数は５．４４　Ａであ
った。

この工程の後、積層膜の側壁に８ｉ０．膜（穐）を設け
、ゲート電極（３）　ｆｔ完成する（第１図（ｂ））。

この後、ゲート電極（３）及びフィールド酸化膜（２）
をマスクにしてＣイオン（６）を加速電圧５ｋｅ■、ド
ーズ量ｌＸ１０国　にて拡散層（４□）、（Ｓｔ）表面
に注入する。次いで９５０℃、１５秒間のランプアニー
ルを行う。これによシ、拡散層（４，）　、　（５ｓ）
の平均格子定数は５．４１　Ｘになり唖。これは、基板
シリコンの一部がＣＫ置換された結晶構造に変化したた
めである。ここでは拡散層（４１）　、　（５＋）の少
くとも表面近傍（２０ＯＡ程度の深さ）の平均格子定数
を５．４１　Ａにすれば良い（第１図（Ｃ））。

さらに、全面にスパッタリング法を用いて例えばＮｉ膜
（７１）を２００Ａ厚に堆積する（第１図（ｄ））。

この後９００℃、１０秒のランプアニールを行う事で、
硅化ニッケル層（４ｚ）　、　（５ｇ）を形成する。こ
れにより、ソース・ドレイン領域（４）、（５）が整う
。

この時形成された硅化ニッケル層（４）　、　（５ｚ）
の格子定数は５．４１　′にであった。よってこζで形
成された硅化ニッケル層（４）　、　（５２）は拡散層
（４，）。

（５１）と整合する。（７２）は反応せずに残ったＮｉ
層である（第１図（ｅ））。

次いでＨＣｌ　　とＨ２Ｏ２の混合溶液を用いて未反応
のＮｉ層（７２）を常温にて除去する。この時、混合溶
液はＨＣｔ　：　Ｈｔ　Ｏｘ工３：１とした。最後に、
層間絶縁膜としてＣＶＤ−８ｉｎ、膜（８）を１μｍ厚
にて全面に堆積した後、ソース・ドレイン領域（４１、
（５１上にコンタクトホールを設け、ここに例えばＡｌ
ａ８ｉ合金の電極配線（９）を形成して電界効果トラン
ジスタが完成する（第１図（ｆ））。

以上の方法によって形成された電界効果トランジスタの
ソース・ドレイン領域（４１、（５）とシリコン基板ｆ
ｌＪ間のリーク電流を調べた。第２図は１×１０ｃｔｄ
の面積のソース領域に０〜１５Ｖの範囲内で逆バイアス
閏をかけた際のリーク電流（Ｉ）の値を測定した結果で
ある。

またこの図には、前述した凹凸の差（δ）が１００Ａｃ
本実施例の方法で形成したＦＥＴ）と比較の為に従来の
方法で形成したＦＥＴ（δが５０ＯＡ。

８００Ａ）の測定結果も夫々示した。この第２図から明
らかな様にδが５００λ以上有るものは、リーク電流（
Ｉ）を１０　［Ａ）以下に抑える事ができないのに対し
、δが１００Ａ以下の本発明のＦＥＴは、接合破壊に至
るまで１０　　［Ａ］以下に低減できる。ドレイン領域
についても同様の結果を得た。

この様にリーク電流の低減できた理由は、従来の技術で
は拡散層と金属シリサイド間の格子定数の差が大きいた
め、この界面にストレスが発生呟これによシ、界面に５
０ＯＡ以上の段差の凹凸が生じ、ここからリーク電流が
発生したが、本実施例ではｐ型拡散層（４，）　、　（
５ｒ）にＣイオン（６）を注入して硅化ニッケル（４２
）　、　（５２）の格子定数に近づけたため、この凹凸
の発生が１０ＯＡに抑えられ、リーク電流が減少したも
のと考えられる。これ以下の凹凸差のＦＢＴ例えば３０
Ａのものも１００Ａのものと同様にリーク電流は抑えら
れた。しかしながら、３０Ａよシ段差の小さいＦＥＴの
形成は困難であり、大量生産に向かない事が判った。

以上の事がらδが１００Ａ以下のＦＥＴは印加電圧に拘
わることなく、接合破壊に至るまでＩＪ−り電流を一定
値抑え、しかもこのリーク電流は従来よりも２ケタ程度
に低減できる。また、この様なδが１００Ａ以下にした
ＦＩＴは、本発明の方法によって初めて容易に形成でき
たものである。

次ぎに本発明の他の実施例を第３図に沿って説明する。

先ず第１図（ａ）〜第１図（Ｃ）と同様の工程を経てフ
ィールド酸化膜（２）、ゲート電極（３）、ｐ型拡散層
（４１）　、　（５，）を形成する。この際ｐ型拡散層
はＣ（６）が注入されておシ、やはシ平均格子定数が５
．４１人になっている（第３図（ａ））。

次いで、この拡散層（４１）　、　（５，）上に硅化タ
ングステン層（４）　、　（５３）を選択ＣＶＤ法によ
って形成する。これによシソース・ドレイン領域（４１
、（５）　カ整う。この際選択形成された硅化タングス
テン層（４ｓ）　、　（５３）の格子定数は５．４１　
Ａであった（第３図（ｂ））。

最後にＣＶＤ法によって５１０２膜（８）を形成し、コ
ンタクトホールを設けた後、Ａｔ−Ｓｉ合金の電極配線
（９）を形成して電界効果トランジスタが完全する（第
３図（Ｃ））。

この様にして形成された電界効果トランジスタも先の実
施例と同様な特性を有した。

上記２つの実施例では格子定数の関係が〔不純物層（Ｂ
Ｆ２ドープシリコン層）〉金属化合物（硅化ニッケル、
硅化タングステン）〕となっているために、Ｃを不純物
層に注入してＳｉの一部をＣに置換した結晶構造に変化
させこの層の平均格子定数を金属化合物に合う様に低下
させた。本発明はこの様に不純物層の平均格子定数を金
属化合物層の格子定数に近づけるようにできるイオン種
を選ぶことによって初めて達成される。

本発明は上記実施例に限るものではない。

例えば、実施例では金属シリサイドに硅化ニッケルを用
いたが、シリコンの不純物層との接触抵抗が低く、硅化
ニッケルと同様に扱える他の金属化合物例えば、硅化バ
ナジウム、硅化タングステン、硅化コバルト、硅化パラ
ジウム、硫化白金。

硅化イリジウム等を用いても良い。その他、硅化マンガ
ンや硅化ロジウムも場合に応じて使用できる。

また、実施例では不純物拡散層を形成した後に金属シリ
サイドを形成したが金属シリサイドを形成した後に不純
物拡散層を形成する半導体装置についても実施できる。

さらに、基板にはシリコンを用いたが、ゲルマニウム或
は化合物半導体例えばＧａＡｓやＩｎＰ等を用いる事が
できる。

ここではＭＯ８型ＦＥＴを挙けたが、本発明は他のＦＥ
Ｔ例えばショットキー接合型ＦＥＴＸｐｎ接合型ＦＥＴ
やヘテロ接合型ＦＥＴに対しても、或はＦＥＴ以外の浅
い不純物層を備える他の半導体素子例えばダイオードや
バイポーラトランジスタ等に対しても適用できる。

尚、本発明はこれ以外にも、その主旨を逸脱しない範囲
内で種々を変形して実施できる事はいうまでもない。

〔発明の効果〕

本発明の構成により、接合界面に生じるリーク電流を抑
えた半導体装置を容易に形成する事ができる０

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本発明の
一実施例を説明する図、第３図は本発明の他の実施例を
示す図、第４図は従来例を示す図、第５図は従来例を説
明する図である。 ｌ・・・シリコン基板、２・・・フィールド酸化膜、３
・・・ゲート酸化膜、４・・・ソース領域、５・・・ド
レイン領域、６・・・所定のイオン（Ｃイオン）、７・
・・金属層、８・・・層間絶縁膜、９・・・電極配線。

Claims (4)

【特許請求の範囲】
1. （１）第１導電型の半導体基板と、この基板表面に選択
   的に設けられた第２導電型の不純物層と、この不純物層
   表面に設けられた前記半導体基板の構成元素及び金属を
   含む金属化合物層とを備える半導体装置において、前記
   不純物層と前記金属化合物層の界面が１００Å以下の段
   差の凹凸を有する事を特徴とする半導体装置。
2. （２）前記不純物層と金属化合物層の積層膜が電界効果
   トランジスタのソース領域或はドレイン領域である事を
   特徴とする請求項１記載の半導体装置。
3. （３）第１導電型の半導体基板表面に選択的に第２導電
   型の不純物層を形成すると共に、この不純物層の表面に
   前記半導体基板の構成元素及び金属を含む金属化合物を
   形成する工程を具備する半導体装置の製造方法において
   、前記金属化合物の形成前に、前記半導体基板若しくは
   前記不純物層に、所望のイオンを注入する事により、前
   記半導体基板若しくは前記不純物層を前記金属化合物の
   格子定数に近づける事を特徴とする半導体装置の製造方
   法。
4. （４）前記半導体基板はシリコンであり、前記イオン注
   入のイオン種は炭素であり、前記金属化合物層は硅化バ
   ナジウム、硅化タングステン、硅化ニッケル、硅化コバ
   ルト、硅化パラジウム、硫化白金、硅化イリジウムから
   選ばれたものである事を特徴とする請求項１記載の半導
   体装置の製造方法。