JPH0221655A - フリップフロップ - Google Patents
フリップフロップInfo
- Publication number
- JPH0221655A JPH0221655A JP1090317A JP9031789A JPH0221655A JP H0221655 A JPH0221655 A JP H0221655A JP 1090317 A JP1090317 A JP 1090317A JP 9031789 A JP9031789 A JP 9031789A JP H0221655 A JPH0221655 A JP H0221655A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- transistor
- channel
- inverter
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＣＭＯ３（相補型ＭＯ３）ランジスタ）を用い
た半導体ＲＡＭ （ランダム・アクセス・メモリ）に関
するものである。
た半導体ＲＡＭ （ランダム・アクセス・メモリ）に関
するものである。
従来ＣＭＯ３ＲＡＭに用いられているメモリのセルを第
１図に示す。Ｐチャネルトランジスタ３゜４、及びＮチ
ャネルトランジスタ５，６より成るインバータのループ
接続によるフリップフロップに対しアドレス線ＡＤＲに
より０Ｎ−ＯＦＦを制御されるＮチャネルトランジスタ
（トランスファゲート）を介してデータの入出力線であ
るＢＩＴ、及び丁ＴＴに接続されている。メモリ・セル
のリード状態ではフリップフロップからデータ線へ又ラ
イト状態の時はデータ線からフリップフロップへ信号が
トランスファゲートがＯＮした時伝達する。このＣＭＯ
Ｓメモリ・セルの特徴としてはフリップフロップを構成
するインバータは安定状態では、ＣＭＯ３であることに
よりパワーは微少しか必要とせず、従ってメモリに格納
されているデータの保持には殆んど電力が消費されない
ことと、又動作状態においても、Ｎ−ＭＯＳに比しパワ
ーの消費が少ないことであり、低電力動作ということで
かなり多方面に活用されている。
１図に示す。Ｐチャネルトランジスタ３゜４、及びＮチ
ャネルトランジスタ５，６より成るインバータのループ
接続によるフリップフロップに対しアドレス線ＡＤＲに
より０Ｎ−ＯＦＦを制御されるＮチャネルトランジスタ
（トランスファゲート）を介してデータの入出力線であ
るＢＩＴ、及び丁ＴＴに接続されている。メモリ・セル
のリード状態ではフリップフロップからデータ線へ又ラ
イト状態の時はデータ線からフリップフロップへ信号が
トランスファゲートがＯＮした時伝達する。このＣＭＯ
Ｓメモリ・セルの特徴としてはフリップフロップを構成
するインバータは安定状態では、ＣＭＯ３であることに
よりパワーは微少しか必要とせず、従ってメモリに格納
されているデータの保持には殆んど電力が消費されない
ことと、又動作状態においても、Ｎ−ＭＯＳに比しパワ
ーの消費が少ないことであり、低電力動作ということで
かなり多方面に活用されている。
一方このＣＭＯＳメモリの欠点としてはそのセルサイズ
が大きく、従ってＮ−ＭＯＳのＲＡＭに比し同じチップ
サイズに格納されるメモリの容量が小さく、大容量化が
むずかしいことにある。この種木原因はＣＭＯ３である
ために平面的にＰチャネルトランジスタを作成するスペ
ース、及びＮチャネルを絶縁しかつ基板となるＰ−ウェ
ルを作成、分離するスペースが必要となることにある。
が大きく、従ってＮ−ＭＯＳのＲＡＭに比し同じチップ
サイズに格納されるメモリの容量が小さく、大容量化が
むずかしいことにある。この種木原因はＣＭＯ３である
ために平面的にＰチャネルトランジスタを作成するスペ
ース、及びＮチャネルを絶縁しかつ基板となるＰ−ウェ
ルを作成、分離するスペースが必要となることにある。
本発明は上記の欠点を除去するものであり、Ｐチャネル
トランジスタを、それと同等の働きをする多結晶シリコ
ン膜を用いた薄膜トランジスタで置き換えると同時にこ
の薄膜トランジスタをインバータのペアとなるＮチャネ
ルトランジスタ上に配置することによりメモリ・セルの
サイズを大幅に低減化することを目的とする。
トランジスタを、それと同等の働きをする多結晶シリコ
ン膜を用いた薄膜トランジスタで置き換えると同時にこ
の薄膜トランジスタをインバータのペアとなるＮチャネ
ルトランジスタ上に配置することによりメモリ・セルの
サイズを大幅に低減化することを目的とする。
第２図（ａ）は本発明によるメモリ・セルの平面パター
ン図例、（ロ）にはＡＢの断面図を示す。選択酸化マス
クの境界１８内にソース・ドレイン領域となる部分が存
在する。選択酸化によるフィールド膜形成後にゲート酸
化膜を成長させてから第１層目の多結晶シリコンと基板
３０の接続をするためのコンタクトホール１０．１１の
開孔をした後に第１層目の多結晶シリコン１９，２０，
２１．２７（斜線部のパターン）をデポジションした後
に全面にＰイオンを打込んでソース・ドレイン３１゜３
２．３３を形成する。この後第２フイールド膜３６をデ
ポジション、ゲートとなる多結晶シリコン１９．２０上
の第２フイールド膜を除去し、前記多結晶シリコン１９
．２０上を熱酸化して薄膜トランジスタのゲート絶縁膜
を形成する。その後筒１Ｎと第２層目の多結晶シリコン
を接続するコンタクトホール１２，１３．１４を開孔し
薄膜トランジスタのチャネル、及びソース、ドレインを
形成する第２Ｎ目の多結晶シリコン２２．２３（点部の
パターン）をデポジションし選択的にＰ・拡散をする。
ン図例、（ロ）にはＡＢの断面図を示す。選択酸化マス
クの境界１８内にソース・ドレイン領域となる部分が存
在する。選択酸化によるフィールド膜形成後にゲート酸
化膜を成長させてから第１層目の多結晶シリコンと基板
３０の接続をするためのコンタクトホール１０．１１の
開孔をした後に第１層目の多結晶シリコン１９，２０，
２１．２７（斜線部のパターン）をデポジションした後
に全面にＰイオンを打込んでソース・ドレイン３１゜３
２．３３を形成する。この後第２フイールド膜３６をデ
ポジション、ゲートとなる多結晶シリコン１９．２０上
の第２フイールド膜を除去し、前記多結晶シリコン１９
．２０上を熱酸化して薄膜トランジスタのゲート絶縁膜
を形成する。その後筒１Ｎと第２層目の多結晶シリコン
を接続するコンタクトホール１２，１３．１４を開孔し
薄膜トランジスタのチャネル、及びソース、ドレインを
形成する第２Ｎ目の多結晶シリコン２２．２３（点部の
パターン）をデポジションし選択的にＰ・拡散をする。
更に第３フイールド膜３５をデポジションした後にコン
タクトホール１５，１６を開孔後ＡＥ−３ｔ層２４．２
５．２６を形成する。
タクトホール１５，１６を開孔後ＡＥ−３ｔ層２４．２
５．２６を形成する。
この結果Ｎ゛拡散層３１を（−）電源ＶＳ５に接続され
たソース、３２をドレイン、多結晶シリコン２０をゲー
トとするＮチャネルトランジスタと多結晶シリコン珊２
２において（＋）電源ＶＤｔｌに接続されたソース５５
、チャネル５４、ドレイン５６、多結晶シリコン２０を
ゲートとするＰチャネルトランジスタが形成され、各々
のドレインがダイオードを介して接続されるＣＭＯ３の
インバータが構成できる。
たソース、３２をドレイン、多結晶シリコン２０をゲー
トとするＮチャネルトランジスタと多結晶シリコン珊２
２において（＋）電源ＶＤｔｌに接続されたソース５５
、チャネル５４、ドレイン５６、多結晶シリコン２０を
ゲートとするＰチャネルトランジスタが形成され、各々
のドレインがダイオードを介して接続されるＣＭＯ３の
インバータが構成できる。
第５図に第２図に示したセルパターンの回路図を示す。
Ｎチャネルトランジスタ４０〜４３はバルクシリコン単
結晶中に又、Ｐチャネルトランジスタ４４．４５は多結
晶薄膜トランジスタとして形成され、ダイオード４６．
４７はＰチャネルとＮチャネルトランジスタの多結晶シ
リコンにより接続点に発生するダイオードであり、この
ダイオードはメモリの動作上は障害とならない。
結晶中に又、Ｐチャネルトランジスタ４４．４５は多結
晶薄膜トランジスタとして形成され、ダイオード４６．
４７はＰチャネルとＮチャネルトランジスタの多結晶シ
リコンにより接続点に発生するダイオードであり、この
ダイオードはメモリの動作上は障害とならない。
本発明の特徴は第２図（ｂ）に示した如＜ＣＭＯＳイン
バータを構成するに際し、１つのゲート電極を共通にし
て、ゲート電極の下側にＮチャネルのトランジスタ、ゲ
ート電極の上側にＰチャネルトランジスタを配置し、そ
のドレイン同志を接続する方法を用いることにあり、従
来平面配置であったＰチャネルとＮチャネル領域が立体
配置されるので、セルサイズは飛躍的に縮少し、同一チ
ップサイズでのメモリ容量は急増する。
バータを構成するに際し、１つのゲート電極を共通にし
て、ゲート電極の下側にＮチャネルのトランジスタ、ゲ
ート電極の上側にＰチャネルトランジスタを配置し、そ
のドレイン同志を接続する方法を用いることにあり、従
来平面配置であったＰチャネルとＮチャネル領域が立体
配置されるので、セルサイズは飛躍的に縮少し、同一チ
ップサイズでのメモリ容量は急増する。
一般に多結晶シリコン層は単結晶シリコンに比し、移動
度が極端に低く、トランジスタ特性に劣悪で、特にＯＦ
Ｆリークが多いことが知られている。しかし発明者らは
この特性の改善に努力した結果次のことがわかった。第
３図に示すように多結晶シリコンのデポジション温度を
７００°Ｃ以下にすると移動度が改善され、特に５００
°Ｃ近辺では１０に近い特性が得られた。又ＯＦＦリー
クの改善には多結晶シリコンを熱酸化して作るゲート膜
の製造方法に依存し、高温でドライ酸化の方式が最も良
かった。又多結晶シリコンの層のデポジション温度が高
くても、レーザによるアニーリングを実施すると移動度
、ＯＦＦリークの改善が可能である。
度が極端に低く、トランジスタ特性に劣悪で、特にＯＦ
Ｆリークが多いことが知られている。しかし発明者らは
この特性の改善に努力した結果次のことがわかった。第
３図に示すように多結晶シリコンのデポジション温度を
７００°Ｃ以下にすると移動度が改善され、特に５００
°Ｃ近辺では１０に近い特性が得られた。又ＯＦＦリー
クの改善には多結晶シリコンを熱酸化して作るゲート膜
の製造方法に依存し、高温でドライ酸化の方式が最も良
かった。又多結晶シリコンの層のデポジション温度が高
くても、レーザによるアニーリングを実施すると移動度
、ＯＦＦリークの改善が可能である。
第４図は５００°Ｃで多結晶シリコンをデポジションし
、更にチャネル部にイオン打込みによりＰイオンをライ
トドープし、ゲート酸化膜を１１００°Ｃで形成して得
られたメモリ・セルに用いるものと同じサイズのトラン
ジスタの特性を示す。特性はメモリに応用するについて
十分である。
、更にチャネル部にイオン打込みによりＰイオンをライ
トドープし、ゲート酸化膜を１１００°Ｃで形成して得
られたメモリ・セルに用いるものと同じサイズのトラン
ジスタの特性を示す。特性はメモリに応用するについて
十分である。
本発明はＣＭＯ３ＲＡＭに用いるメモリ・セルを構成す
るインバータのＰチャネルとＮチャネルのトランジスタ
を共通のゲート電極の上下に配置するものであり、同じ
デザインルールで構成した従来のセルの約２分の１のサ
イズとなり５μｍルールでは従来４Ｋｂ ｉ ｔが限度
であったが、本発明の実施により１６Ｋｂ ｉ ｔにも
手が届くようになった。
るインバータのＰチャネルとＮチャネルのトランジスタ
を共通のゲート電極の上下に配置するものであり、同じ
デザインルールで構成した従来のセルの約２分の１のサ
イズとなり５μｍルールでは従来４Ｋｂ ｉ ｔが限度
であったが、本発明の実施により１６Ｋｂ ｉ ｔにも
手が届くようになった。
第１図はＣＭＯ３ＲＡＭのセル図である。第２図（ａ）
は本発明によるＣＭＯ３ＲＡＭの平面図で、第２図［有
］）は断面図を示す。第３図は多結晶シリコンの移動度
とデポジションの温度の関係を示す図、又第４図は本発
明により得られた多結晶シリコントランジシスタの特性
図である。第５図は第２図の回路図である。 第１図 第５図 （６Ｃ） 第３図 第−４図 手続補正書（自発） 手続補正書 平成 元年５月１０日 ２、発明の名称 メ モ リ セ ル 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役 中 村 恒 也 １、発明の名称を「メモリ・セル」と補正する。 ２、特許請求の範囲を別紙の通り補正する。 ３、明細書箱３頁７〜１３行目 ｒ本発明は〜目的とする」とあるを、 「 そこで、近年においては、インバータを構成する一
方のトランジスタを薄膜トランジスタで構成し、基板に
形成したトランジスタの上部に積層して配置することに
よりメモリ・セルのサイズを大幅に縮小することが提案
されているが、インバータを構成する２つのトランジス
タはＡ１等の配線材料を使って接続されていた。 このように配線材料をＡ１等の金属材料とするのは、た
とえば、ｐ型の多結晶シリコン層と基板に形成したｎ型
のドレイン拡散層を直接接続すると、多結晶シリコン層
中の不純物が基板に形成したドレインに拡散しまい、基
板中にｐｎ接合によるダイオードが構成され、−力方向
の電流しか流さなくなるからである。 しかしながら、多結晶シリコンどうしのｐｎ接合を構成
すると、ｐｎ接合の多結晶シリコンの結晶粒塊や結晶性
の乱れにより発生する逆バイアスにより大きなリーク電
流が流れ、オーミックな特性を示し、Ａ１等の金属層を
介さずに直接接続しても動作上はとんど問題がないこと
がわかっている。 そこで、本願発明はこの特性を利用して、基板に形成さ
れた第１トランジスタのドレインとＴＰＴで形成した第
２トランジスタのドレインの接続を、第１トランジスタ
のドレインと同一導電型の不純物を導入した多結晶シリ
コン層で接続してインバータを構成すると共に、ワード
線が選択されたときにビット線とフリップフロップを接
続する転送ゲートと、該転送ゲートに接続された前記ビ
ット線とを有し、前記インバータと前記多結晶シリコン
層と前記転送ゲートの上部を前記ビット線が通過するよ
うに形成した。」と補正する。 ４、明細書筒７頁１１行目に以下の文を挿入する。 「以上のような構成とすることにより下記の如き効果を
得ることができる ａ）従来、メモリ・セルの構成素子は平面的に分散して
形成されていたが、本発明においてはインバータを構成
する２つのトランジスタを積み重さねて形成すると共に
多結晶シリコン層を介して直接接続しているので、該イ
ンバータと前記接続用の多結晶シリコン層と前記トラン
スファーゲートを一直線に形成することができ、更にこ
れらの上部にビット線を通過させることができるように
なり、メモリ・セルのサイズを大幅に縮小することがで
きる。 ｂ）薄膜トランジスタのドレインは多結晶シリコン層で
形成されているので、そのまま、フリップフロップを形
成するもう一方のトランジスタとの接続用の配線として
利用することができ、配線の設計上の自由度が増し、プ
ロセスも容易である。 Ｃ）従来、インバータの接続用配線材料として使用され
ていたＡ１は、融点が低いので、層間絶縁膜に使用する
ＰＳＧ膜のりフロー工程等の高温処理に耐えられないが
、多結晶シリコンで配線を構成すれば１１００度以上の
高温にも耐えられ半導特許請求の範囲 体装置の信頼性が高まる。 」 以 上
は本発明によるＣＭＯ３ＲＡＭの平面図で、第２図［有
］）は断面図を示す。第３図は多結晶シリコンの移動度
とデポジションの温度の関係を示す図、又第４図は本発
明により得られた多結晶シリコントランジシスタの特性
図である。第５図は第２図の回路図である。 第１図 第５図 （６Ｃ） 第３図 第−４図 手続補正書（自発） 手続補正書 平成 元年５月１０日 ２、発明の名称 メ モ リ セ ル 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役 中 村 恒 也 １、発明の名称を「メモリ・セル」と補正する。 ２、特許請求の範囲を別紙の通り補正する。 ３、明細書箱３頁７〜１３行目 ｒ本発明は〜目的とする」とあるを、 「 そこで、近年においては、インバータを構成する一
方のトランジスタを薄膜トランジスタで構成し、基板に
形成したトランジスタの上部に積層して配置することに
よりメモリ・セルのサイズを大幅に縮小することが提案
されているが、インバータを構成する２つのトランジス
タはＡ１等の配線材料を使って接続されていた。 このように配線材料をＡ１等の金属材料とするのは、た
とえば、ｐ型の多結晶シリコン層と基板に形成したｎ型
のドレイン拡散層を直接接続すると、多結晶シリコン層
中の不純物が基板に形成したドレインに拡散しまい、基
板中にｐｎ接合によるダイオードが構成され、−力方向
の電流しか流さなくなるからである。 しかしながら、多結晶シリコンどうしのｐｎ接合を構成
すると、ｐｎ接合の多結晶シリコンの結晶粒塊や結晶性
の乱れにより発生する逆バイアスにより大きなリーク電
流が流れ、オーミックな特性を示し、Ａ１等の金属層を
介さずに直接接続しても動作上はとんど問題がないこと
がわかっている。 そこで、本願発明はこの特性を利用して、基板に形成さ
れた第１トランジスタのドレインとＴＰＴで形成した第
２トランジスタのドレインの接続を、第１トランジスタ
のドレインと同一導電型の不純物を導入した多結晶シリ
コン層で接続してインバータを構成すると共に、ワード
線が選択されたときにビット線とフリップフロップを接
続する転送ゲートと、該転送ゲートに接続された前記ビ
ット線とを有し、前記インバータと前記多結晶シリコン
層と前記転送ゲートの上部を前記ビット線が通過するよ
うに形成した。」と補正する。 ４、明細書筒７頁１１行目に以下の文を挿入する。 「以上のような構成とすることにより下記の如き効果を
得ることができる ａ）従来、メモリ・セルの構成素子は平面的に分散して
形成されていたが、本発明においてはインバータを構成
する２つのトランジスタを積み重さねて形成すると共に
多結晶シリコン層を介して直接接続しているので、該イ
ンバータと前記接続用の多結晶シリコン層と前記トラン
スファーゲートを一直線に形成することができ、更にこ
れらの上部にビット線を通過させることができるように
なり、メモリ・セルのサイズを大幅に縮小することがで
きる。 ｂ）薄膜トランジスタのドレインは多結晶シリコン層で
形成されているので、そのまま、フリップフロップを形
成するもう一方のトランジスタとの接続用の配線として
利用することができ、配線の設計上の自由度が増し、プ
ロセスも容易である。 Ｃ）従来、インバータの接続用配線材料として使用され
ていたＡ１は、融点が低いので、層間絶縁膜に使用する
ＰＳＧ膜のりフロー工程等の高温処理に耐えられないが
、多結晶シリコンで配線を構成すれば１１００度以上の
高温にも耐えられ半導特許請求の範囲 体装置の信頼性が高まる。 」 以 上
Claims (1)
- （１）ＣＭＯＳインバータを相互接続しフリップフロッ
プを構成するＣＭＯＳメモリ・セルにおいて、共通とな
るゲート電極の上側に一方の導電型の薄膜トランジスタ
を、前記ゲート電極の下側のバルクシリコン上に他方の
導電型のトランジスタを作成し、前記の各々のトランジ
スタのドレイン同志を接続したＣＭＯＳインバータより
構成されることを特徴とするＣＭＯＳメモリ・セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090317A JPH0221655A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090317A JPH0221655A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55135634A Division JPS5760868A (en) | 1980-09-29 | 1980-09-29 | Cmos memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0221655A true JPH0221655A (ja) | 1990-01-24 |
| JPH0421349B2 JPH0421349B2 (ja) | 1992-04-09 |
Family
ID=13995149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090317A Granted JPH0221655A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221655A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503787A (ja) * | 1973-05-16 | 1975-01-16 | ||
| JPS5036351A (ja) * | 1973-08-04 | 1975-04-05 | ||
| JPS53148398A (en) * | 1977-05-31 | 1978-12-23 | Texas Instruments Inc | Mos ic device |
| JPS5562771A (en) * | 1978-11-02 | 1980-05-12 | Toshiba Corp | Integrated circuit device |
| JPS5575900U (ja) * | 1978-11-17 | 1980-05-24 | ||
| JPS55110069A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Semiconductor memory device |
-
1989
- 1989-04-10 JP JP1090317A patent/JPH0221655A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503787A (ja) * | 1973-05-16 | 1975-01-16 | ||
| JPS5036351A (ja) * | 1973-08-04 | 1975-04-05 | ||
| JPS53148398A (en) * | 1977-05-31 | 1978-12-23 | Texas Instruments Inc | Mos ic device |
| JPS5562771A (en) * | 1978-11-02 | 1980-05-12 | Toshiba Corp | Integrated circuit device |
| JPS5575900U (ja) * | 1978-11-17 | 1980-05-24 | ||
| JPS55110069A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421349B2 (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5032891A (en) | Semiconductor memory device and manufacturing method thereof | |
| JPH04162668A (ja) | 半導体装置およびその製造方法 | |
| JPS59201461A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JP2684979B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0221655A (ja) | フリップフロップ | |
| JPH0221656A (ja) | ランダム・アクセス・メモリ | |
| JP3146057B2 (ja) | 半導体記憶装置 | |
| JPH0214566A (ja) | フリップフロップ | |
| US5452247A (en) | Three-dimensional static random access memory device for avoiding disconnection among transistors of each memory cell | |
| JPH0214565A (ja) | ランダム・アクセス・メモリ | |
| JP2562383B2 (ja) | 薄膜トランジスタ | |
| JP2602125B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01166554A (ja) | 半導体記憶装置 | |
| JP2782333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677435A (ja) | 半導体装置 | |
| JPH0669456A (ja) | メモリセル | |
| JPH0435903B2 (ja) | ||
| JPH0214564A (ja) | Ｃｍｏｓメモリ・セル | |
| JPH04211166A (ja) | 薄膜トランジスタ | |
| JPH0669459A (ja) | 半導体装置の製造方法 | |
| JPH04211165A (ja) | ランダム・アクセス・メモリ | |
| JPH0240951A (ja) | 半導体メモリ装置 | |
| JPH0482264A (ja) | 半導体メモリ | |
| JPH0682810B2 (ja) | 半導体装置の製造方法 | |
| JPH0677436A (ja) | ランダム・アクセス・メモリ |