JPH022210A - 過渡的ドライブを増加させたｔｔｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技互分互 本発明はＴＴＬ回路に関するものであって、更に詳細に
は、２つの論理状態の間で迅速なスイッチング動作を行
なう為に過渡的ドライブを増加させたＴＴＬ回路に関す
るものである。

灸來技眺 トランジスタートランジスターロジック（ＴＴＬ）は、
デジタル回路を構成する為に使用される。

デジタル回路は、２つの個別的なレベル、即ち論理１乃
至はｒ高」と論理０乃至は「低」との間で信号をスイッ
チングさせることによって動作する。

論理０として認められる為には、電圧レベルは所定の電
圧レベルよりも一層大きなものであってはならない。個
々のＴＴＬ集積回路がプリント回路基板上で接続される
場合、論理０状態は、０．４Ｖ以下の低出力電圧（ＶＯ
Ｌ）によって表され、且つ論理１は２．４ｖ以上の高出
力電圧（ＶＯＨ）によって表される。集積回路自身の中
に、これらのＶＯＬ及びＶＯＨ電圧は、異なった所定の
値を持つべく設計することが可能である。

デジタル回路において主要な重要事項は、論理状態の間
で発生する遷移の速度であり、即ち特定の信号が論理１
状態から論理０状態又はその逆に遷移することが可能な
速度である。

第１ａ図は、典型的なＴＴＬ出力段の概略図、である。

デジタル入力信号が入力端子ＩＮＩへ供給され、それは
位相分割トランジスタＱ１の動作を制御する。トランジ
スタＱ１が、「フェーズスプリッタ即ち位相分割器」と
呼称されるのは、そのエミッタ上のデジタル値が端子Ｉ
ＮＩへ印加されるデジタル値と等価であり、且つトラン
ジスタＱ１のコレクタ上のデジタル値は入力端子ＩＮＩ
へ印加される入力信号の逆論理値を持っているからであ
る。論理１人力信号が入力端子ＩＮＩへ印加されると、
トランジスタＱ１はターンオンしトランジスタＱ１のエ
ミッタへ電流を供給する。この電流は、出力プルダウン
トランジスタＱ４をターンオンさせ、その際に導通状態
にあるプルダウントランジスタＱ４・のエミッターコレ
クタ経路を介して出力端子○ＵＴＩを接地ヘプルさせる
。同時的に、トランジスタＱ１のコレクタ上の比較的低
い電圧は、トランジスタＱ２及びＱ３によって形成され
るダーリントン対を順方向バイアスさせるのに不十分で
あり、従ってトランジスタＱ２及びＱ３は、入力リード
ＩＮＩ上に受け取られる入力信号が論理１である場合に
、出力端子０ＵＴＩへ電流をソース即ち供給することは
ない。

逆に、入力リードＩＮＩへ印加される入力信号が論理０
である場合、トランジスタＱ１はオフであり、その際に
プルダウントランジスタＱ４へベースドライブを供給す
ることはない。このことは、トランジスタＱ４をターン
オフさせ、且つ出力端子０ＵＴＩから接地へ電流をシン
クすることはない。同時的に、トランジスタＱ１は導通
状態ではないので、トランジスタＱ１のコレクタにおけ
る電圧は高であり、且つトランジスタＱ２及びＱ３によ
って形成されるダーリントン対をターンオンさせ、その
際に正供給電圧Ｖｃｃから出力端子０ＵＴＩへの電流を
ソースする。

上述した第１ａ図の回路のスタティック動作は比較的簡
単であるが、ダイナミック動作（即ち、スイッチング期
間中）は−層複雑である。論理０出力信号から論理１出
力信号への遷移期間中、トランジスタＱ４はターンオフ
せねばならない。この為に、抵抗Ｒ２は、トランジスタ
Ｑ４のベース上の電荷を散逸させ、その際に出力プルダ
ウントランジスタＱ４を比較的迅速にターンオフさせる
。

トランジスタＱ４のベースを放電させるその他の技術も
従来技術において使用されている。

逆に、入力端子ＩＮＩに印加される入力信号の論理Ｏか
ら論理１への遷移に応答しての論理１出力信号から論理
Ｏ出力信号への遷移の期間中、トランジスタＱ１がター
ンオンし且つトランジスタＱ４がターンオンする。然し
乍ら、トランジスタＱ４のターンオンの前に、トランジ
スタＱ４をターンオンさせる為にトランジスタＱ４のベ
ースを充電する為に位相分割器トランジスタＱ１によっ
て十分な電流が与えられねばならない。この電流の幾ら
かは、抵抗Ｒ２によって不所望にも費消されるが、この
抵抗は、前述した如く、トランジスタＱ４の比較的迅速
なターンオフをさせる為には必須のものである。従って
、第１ａ図の回路において、トランジスタＱ４がターン
オフする速度とトランジスタＱ４がターンオンする速度
との間には利益考量がある。更に、電力消費とスイッチ
ング速度との間にも利益考量があり、トランジスタＱ１
を介しての一層高い電流は、トランジスタＱ４のベース
が一層迅速に充電することを許容する。

第１ａ図の回路の全ての要素を包含する第１ｂ図に示し
た別の従来技術回路を同様の参照番号で示しである。第
１ｂ図の回路において、フィードバックダイオードＤ１
が設けられており、そのカソードは出力リード０ＵＴ１
へ接続されており、且つそのアノードはトランジスタＱ
ＩＯのベースへ接続されている。出力リード０ＵＴｌ上
の出力信号がプルダウントランジスタＱ４の導通状態に
起因して低状態となると、フィードバックダイオードＤ
１が順方向バイアスされて、その際にトランジスタＱ１
ｏのベースへ印加された信号を減少させ、それは、更に
、プルダウントランジスタＱ４へ与えることの可能なド
ライブ（駆動）を減少させる。この、フィードバックダ
イオードＤ１及びトランジスタＱＩＯの付加によって与
えられる電圧フィードバックは、端子０ＵＴＩ上の出力
信号が論理０レベルに到達する時にプルダウントランジ
スタＱ４へのドライブを減少させ、その際にトランジス
タＱＩＯをリニアモードでの動作を維持し、出力端子０
ＵＴｌ上の負荷の増加に応答してトランジスタＱＩＯが
付加的なドライブを供給することを許容する。然し乍ら
、この回路は、フィードバックダイオードＤ１によって
与えられるフィードバックループを介して伝播される信
号の位相遅れに起因して出力端子ｏＵＴＩ上の出力信号
の過渡的リンギングの形態での何等かの不安定性を持っ
ている。過渡的リンギングは、出力信号の振幅を変化さ
せ、その意図した状態（即ち、論理１又は論理０）を決
定することを困難とさせる。

別の従来技術回路を第１ｃ図に示してあり、それは同様
の参照番号で示した第１ａ図の回路の要素を全て包含し
ている。第１ｃ図の回路は、２個の位相分割器トランジ
スタＱ　１　ａ及びＱｌｂを有しており、且つコレクタ
を抵抗ＲＩＯを介して供給電圧ｖＣＣへ接続しベースを
位相分割器トランジスタＱ１のコレクタへ接続しエミッ
タを入力端子ＩＮＩへ接続したトランジスタＱ５を有し
ている。従って、トランジスタＱ５は、出力リード０Ｕ
ＴＩ上の出力信号の高から低への遷移に応答して入力リ
ードＩＮＩへ付加的なドライブ電流を与える。然し乍ら
、この遷移の期間中に、入力リードＩＮＩ上の入力信号
は、低から高への遷移を行なっており、且つトランジス
タＱ５によって与えられる付加的なドライブは、入力リ
ードＩＮＩ上の入力信号が増加すると減少し、該出力信
号の高から低への遷移を介しての中間である。付加的な
ドライブ電流は全遷移時間中に供給されないので。

このことは、勿論、不所望である。

従って、従来のＴＴＬ回路は、論理状態の間の遷移が発
生する速度に関して問題があり、且つこの様な回路の電
力条件に関しても問題がある。

且−五 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、論理１状態から論理
Ｏ状態への出力信号の遷移の期間中に付加的なドライブ
電流を供給し、与えられた電力消費に対して論理１出力
状態と論理０出力状態との間において向上したスイッチ
ング速度を与えることを可能とする回路を提供すること
を目的とする。

構成 本発明によれば、２つの論理状態の遷移の期間中に付加
的なドライブ電流を供給し、スイッチング速度を向上さ
せた回路が提供される。別の言い方をすれば、スイッチ
ング速度が与えられた場合に、本発明回路においては、
従来回路と比較して電力消費が減少されることとなる。

本発明の１実施例においては、入力信号を受け取る為の
入力端子、前記入力信号に応答して出力信号を供給する
為の出力端子、前記入力信号の第１状態に応答して前記
出力端子へ第１電圧を供給し前記出力端子へ接続されて
いる第１手段、前記入力信号の第２状態に応答して前記
出力端子へ第２電圧を供給する為に前記出力端子に接続
されている第２手段、前記第１手段及び前記第２手段の
動作を制御する為に前記入力信号に応答する制御手段、
及び前記入力信号の遷移に応答して前記出力信号の実質
的に全遷移の期間中前記制御手段へ付加的なドライブを
供給する遷移ドライブ手段、を有している。

失庭桝 以下、添付の図面を参考に１本発明の具体的実施の態様
に付いて詳細に説明する。

第２図を参照すると、ダイオードＤ１及びトランジスタ
Ｄ６と共に、抵抗Ｒ４及びＲ５が、本発明に基づいて構
成された過渡的ドライブ回路の１実施例を形成している
。第２図に示した如く、この過渡的ドライブ回路は、第
１ａ図を参照して前に説明した従来技術のＴＴＬ出力段
に使用するのに適したものである。該過渡的ドライブ回
路の動作は以下の如くである。

出力端子ｏＵＴＩ上の出力信号が高であると、入力リー
ドＩＮＩ上の入力信号は低であり、且つトランジスタＱ
１はオフである。その結果、トランジスタＱ１のコレク
タ、及びショットキートランジスタＱ６のエミッタは実
質的にｖＣＣである。

トランジスタＱ６、ダイオードＤ１、及び抵抗Ｒ５の接
合及びメタル容量に起因して、トランジスタＱ６のベー
スにおいて成る量の容量ｃ１が存在している。所謂ｒベ
ース容量ＪＣＩは、ダイオードＤ１が順方向バイアスさ
れた時に充電される。

入力リードＩＮＩ上の入力信号が低であると、ダイオー
ドＤ１が順方向バイアスされ且つショットキートランジ
スタＱ６のベースに接続されている容量Ｃ１をＶＣＣ−
ＶＳＢＤに等しい電圧へ充電させる。尚、ＶＣＣは供給
電圧であり、且っｖＳＢＤはショットキーバリアダイオ
ードＤｌの順方向バイアス電圧である。この条件におい
て、過渡的ドライブ回路は、入力リードＩＮＩへ印加さ
れる入力信号の低から高への遷移に応答して動作すべく
準備がされている。１実施例において、過渡的ドライブ
回路は、出力信号が高状態から低状態への遷移を完了す
る時間迄に容量ｃ１が実質的に充電される様に動作する
。ダイオードＤ１は、容量Ｃ１の充電の期間中に低イン
ピーダンスを与え且つダイオードＤ１を介しての容量ｃ
１の放電を防止する高インピーダンスを与える任意のタ
イプの整流器から構成することが可能である。

入力リードＩＮＩへ印加される入力信号が高となると、
位相分割器トランジスタＱ１がターンオンし、トランジ
スタＱ１のコレクタ上の電圧及びトランジスタＱ６のエ
ミッタ上の電圧を減少させる。従って、トランジスタＱ
６がターンオンし。

トランジスタＱ６のベース・エミッタ接合を介して流れ
る電流はトランジスタＱ６のβ（ベータ）によって乗算
され、その結果トランジスタＱ６はそのベース電流より
も著しく大きなコレクタ電流を供給する。この様に、付
加的な過渡的ドライブが過渡的ドライブ回路によって位
相分割器トランジスタＱ１のコレクタへ印加されて、プ
ルダウントランジスタＱ４を一層迅速にターンオンさせ
る。

容量乃至はコンデンサＣ１からの電流は、逆バイアスさ
れたショットキーバリアダイオードＤ１を介してトラン
ジスタＱ６のベースから流れることはない。単に少量の
放電電流が、典型的に１０にオームのオーダの値を持っ
た抵抗Ｒ５を介して容量Ｃ１から流れる。放電電流も、
過渡的ドライブが与えられると、トランジスタＱ６を介
して流れる。

抵抗Ｒ４は、ＴＴＬ出力回路内の構成要素の形態及び寸
法によって決定される所望の量へトランジスタＱ６によ
って与えられる過渡的ドライブを制限すべく作用する。

容量ｃ１に前に格納された電荷がトランジスタＱ６のベ
ース・エミッタ接合を介して散逸されると、トランジス
タＱ６はターンオフし、抵抗Ｒ５はトランジスタＱ６の
ベース及びエミッタを同一の電圧に保持する。この放電
時間は、トランジスタＱ６のｒベース容量ＪＣＩの値、
抵抗Ｒ５の値、及びトランジスタＱ６を介して流れる放
電電流の量等によって支配される。

従って、出力端子ｏＵＴＩ上の出力信号の論理１から論
理０への遷移の期間中、過渡的ドライブ電流回路が付加
的で過渡的なドライブを供給してトランジスタＱ４を迅
速にターンオンさせ且つ出力信号の高から低への迅速な
遷移を与える。

前述した如く、出力信号が論理Ｏから論理１へ変化する
と、寄生容量Ｃ１が、順方向バイアスされたダイオード
Ｄ１の低インピーダンスを介して、迅速にＶＣＣ−ＶＳ
ＢＤへ充電させ、該過渡的ドライブ回路が、出力リード
０ＵＴＩ上の出力信号の次の高から低への遷移の期間中
に動作すべく準備をさせる。この寄生容量Ｃ１を充電す
る為に必要とされる付加的な電流は最小である。

過渡的ドライブ回路のサイクル時間は非常に短い。何故
ならば、トランジスタＱ６のベースへ接続されている容
量Ｃ１をＶＣＣ−ＶＳＢＤの値へ充電する為に殆ど時間
がかからないからである。

従来公知の如く、屡々、抵抗Ｒ５の如き抵抗は、基板と
反対の導電型のウェル領域乃至は「タブ」内に形成され
る。第２図の回路の１実施例においては、容量Ｃ１の値
は、ダイオードＤ１の容量と、抵抗Ｒ５が形成されてい
る抵抗タブのタブ抵抗と、トランジスタＱ６のベース対
コレクタ容量との和である。第２図の回路の１実施例に
おいて、ダイオードＤ１及び抵抗Ｒ５は半導体装置と同
一のタブ内に形成され、タブの寸法を増加させ且つ容量
Ｃ１の１構成要素であるタブ容量を増加させる。

当然に、トランジスタＱ６のベースに関連する寄生容量
の代替として、又はそれに付加して、コンデンサを使用
することが可能である。

抵抗Ｒ５の抵抗値は、過渡的ドライブ電流の期間を同期
させるべく選択される。抵抗Ｒ５の値は、１実施例にお
いては、高信号から低信号へスイッチングする場合の出
力信号の下降時間に等しい時間（例えば、典型的に２ナ
ノ秒）の間過渡的ドライブ回路が過渡的ドライブを与え
る様に選択される。従って、抵抗Ｒ５の抵抗値の選択は
、好適には、過渡的ドライブ電流の所要の期間に基づい
ている。例えば、容量Ｃ１の放電に関連する時定数は、
過渡的ドライブ電流がトランジスタＱ６から与えられる
期間である最大時間の約１／３に選択され、出力信号が
論理１ドライブ信号の５％未満に到達することを保証す
るのに約３ＲＣ時定数が必要とされる。１例として、約
０．６ナノ秒のＲＣ時定数は、約２．０μ秒の下降時間
の期間中にトランジスタＱ６から過渡的なドライブ電流
を供給することが所望される場合に、選択される。例え
ば、ｒベース容量ＪＣＩが約０．０５ｐＦの場合、抵抗
Ｒ５の抵抗値は約１１．５にオームと決定される。

リミット抵抗Ｒ４は、過渡的ドライブ回路によって供給
される最大過渡的電流を設定すべく作用する６本発明の
１実施例においては、第２図に示した構成要素は以下の
如くである。

Ｒ１２，５にΩ Ｒ２０，６にΩ Ｒ３１０にΩ Ｒ４２にΩ Ｒ５１０にΩ ＣＩ　　　　　　　　　　　　０．０５ＰＦＱｌ−０４
，Ｑ６　１５μ幅×１．５μ長さエミッタ Ｄｌ　　　　　　　　８μ×８μ 実際上、構成要素の値の選択は寄生容量Ｃ１の値に影響
を与え、そのことは更に構成要素の値に影響を与えるの
で、構成要素の値の選択は反復的である。然し乍ら１例
えば、適宜のコンピュータモデル技術を使用して、この
様な反復はむしろ簡単に達成される。例えば、抵抗Ｒ１
の抵抗値は、バッファ回路の電力消費に主要な影響を持
っている定常状態ドライブ電流を設定すべく選択される
。

更に、抵抗Ｒ１を介しての定常状態電流が減少すると、
論理０から論理１状態への出力信号の遷移は一層高速と
される。抵抗Ｒ４の抵抗値は、論理１から論理０状態へ
の出力信号の遷移期間中に印加される遷移ドライブ電流
の限界を設定する。抵抗Ｒ５の抵抗値、容量Ｃ１の容量
値、及びトランジスタＱ６を介しての放電電流は、過渡
的ドライブ電流が供給される期間中の時間の量を決定す
る。

１実施例において、抵抗Ｒ１は、出力信号が低状態であ
る場合に、約１．５ｍＡの定常状態ドライブ電流を供給
する。この実施例において、５０ナノ秒クロック期間で
２０メガヘルツで動作する場合、約２５０μＡの付加的
電力が、第２図の過渡的ドライブ回路を使用する結果と
して消費される。この多少増加した電力消費の犠牲によ
り、本実施例は、出力信号が低である場合に抵抗Ｒ１が
３ｍＡの定常状態ドライブ電流を供給するかの如くに等
価の高から低への出力信号遷移を与える。

従って、本発明の過渡的ドライブ回路の存在に起因して
集積回路表面積が非常に僅か増加するが、特定した平均
電力消費に対して、本発明の過渡的ドライブ回路を包含
することのない第１図の従来技術回路に比較して、出力
端子上の容量負荷に一部依存して、２倍又は３倍だけ遷
移時間を改良した回路が提供される。

本発明に基づいて構成された１集積回路において、過渡
的ドライブ回路を設けることによって、第２図に示した
バッファ回路に対し必要とされる集積回路の表面積を約
１０％増加させている。多数のこの様な出カバソファ回
路がプログラマブルロジックアレイ回路において使用さ
れているが。

出力バッファは全回路表面積の約１５乃至２０％に該当
している。従って、本発明に基づいて過渡的ドライブ回
路を包含することを必要とする負荷的表面積は、与えら
れたスイッチング速度に対しての電力消費における減少
と比較して比較的小さい。更に、低状態における出力信
号を保持する為に必要とされる定常状態ドライブ電流の
量が最小である様に構成要素の値を選択することが可能
であり、その際に定常状態ドライブ電流を最小とさせる
と共に、適宜の過渡的ドライブ電流を供給して迅速なス
イッチング動作を確保している。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、第２
図のダイオードＤ１は、例えば、ベースとコレクタとを
共通接続し且つベースがアノードとして作用し且つエミ
ッタがカソードとして作用するトランジスタ等の適宜の
スイッチング装置と置換させることが可能である。

別法として、ダイオードＤｉを置換する為に伝達ゲート
を使用することも可能であり、その場合、該伝達ゲート
は、コレクタがアノードして作用しゲートがカソードと
して作用しベースが比較的高い値（例えば、ＩＯＫΩ）
の抵抗を介してバイアス電圧へ接続されたトランジスタ
から形成される。

又、本発明によれば、トランジスタＱ６のベースにおい
て得られる容量の量を所望に応じて与えることが可能で
あり、且つトランジスタＱ６のべ一入に単に付加的な容
量を付加することによって増加させることが可能である
。この様な付加的容量は、任意の従来の手段によって与
えることが可能であり、半導体コンデンサ、本来的な容
量を持った半導体接合部等がある。

【図面の簡単な説明】

第１ａ図は典型的な従来技術ＴＴＬ出力段の概略図、第
１ｂ図は別の従来技術ＴＴＬ出力段の概略図、第１ｃ図
は更に別の従来技術ＴＴＬ出力段の概略図、第２図は第
１ａ図の典型的なＴＴＬ従来技術出力段に関連して使用
した場合を示した本発明の１実施例の概略図、である。 （符号の説明） ＯＵＴＩ：出力端子 ＩＮＩ：入力端子 Ｑ：トランジスタ Ｃ：容量 Ｒ：抵抗 Ｄ：ダイオード 特許出願人　　　　フェアチャイルド　セミコンダクタ
　コーボレーショ ン 凶１１ｉ１σノ律書（内存に変更なし）ＣＣ ＦＩＧ。 ？ ＣＣ ＦＩＧ Ｃ ＦＩＧ。

Claims (1)

1. 【特許請求の範囲】 １、入力信号を受け取る為の入力端子、前記入力信号に
   応答して出力信号を供給する出力端子、前記入力信号の
   第１状態に応答して前記出力端子へ第１電圧を供給する
   為に前記出力端子に接続されている第１手段、前記入力
   信号の第２状態に応答して前記出力端子へ第２電圧を供
   給する為に前記出力端子へ接続されている第２手段、前
   記第１手段及び前記第２手段の動作を制御する為に前記
   入力信号に応答する制御手段、前記入力信号の遷移に応
   答して前記出力信号の実質的に全遷移の期間中に前記制
   御手段へ付加的なドライブを供給する過渡的ドライブ手
   段、を有することを特徴とする回路。 ２、特許請求の範囲第１項において、前記過渡的ドライ
   ブ手段が、前記制御手段上の電圧変化に応答して前記制
   御手段へ付加的なドライブを供給することを特徴とする
   回路。 ３、特許請求の範囲第２項において、所定の時間期間の
   間、前記制御手段へ前記付加的なドライブを供給する手
   段を有することを特徴とする回路。 ４、特許請求の範囲第３項において、前記所定の時間期
   間が前記出力信号の下降時間に基づいて選択されること
   を特徴とする回路。 ５、特許請求の範囲第１項において、前記過渡的ドライ
   ブ手段が、電荷を格納する為の容量及び前記付加的なド
   ライブを与える為に前記格納した電荷にβを乗算させる
   為のトランジスタを有することを特徴とする回路。 ６、特許請求の範囲第５項において、前記容量が、半導
   体装置における浮遊容量を有することを特徴とする回路
   。 ７、特許請求の範囲第５項において、前記過渡的ドライ
   ブ手段が、更に、前記出力信号が第１状態にある場合に
   前記容量を充電する為の手段及び前記出力信号が前記第
   １状態から第２状態へ遷移する場合に前記容量を放電さ
   せる手段を有することを特徴とする回路。 ８、特許請求の範囲第７項において、前記容量は、前記
   出力信号が前記第１状態から前記第２状態への遷移を完
   了した時に実質的に充電されることを特徴とする回路。 ９、特許請求の範囲第１項において、前記過渡的ドライ
   ブ手段が、更に、前記付加的ドライブの最大値を決定す
   る為の電流設定手段を有することを特徴とする回路。 １０、特許請求の範囲第９項において、前記電流設定手
   段は抵抗を有することを特徴とする回路。 １１、特許請求の範囲第１項において、前記過渡的ドラ
   イブ手段が、更に、前記付加的ドライブの期間を設定す
   る手段を有することを特徴とする回路。 １２、特許請求の範囲第１１項において、前記設定手段
   が抵抗を有することを特徴とする回路。 １３、特許請求の範囲第１項において、前記過渡的ドラ
   イブ手段が、供給電圧に結合された第１電流取扱端子と
   前記制御手段へ結合された第２電流取扱端子と制御端子
   とを持ったトランジスタ、前記制御端子へ結合された容
   量、前記出力信号が第１状態にある場合に前記容量を選
   択値へ充電させる手段、を有しており、前記出力信号が
   前記第１状態から第２状態へ遷移する場合に前記容量上
   の電荷が前記トランジスタをターンオンさせ、その際に
   前記トランジスタをして前記制御手段へ付加的なドライ
   ブを供給することを特徴とする回路。 １４、特許請求の範囲第１３項において、前記充電手段
   が、前記トランジスタの前記制御端子へ接続した第１リ
   ードと前記トランジスタの前記第２電流取扱端子へ接続
   した第２リードとを持ったダイオードを有することを特
   徴とする回路。 １５、特許請求の範囲第１４項において、前記ダイオー
   ドがショットキーダイオードであることを特徴とする回
   路。 １６、特許請求の範囲第１４項において、前記ダイオー
   ドが、そのベースをそのコレクタへ接続しておりそのベ
   ースが前記ダイオードの第１リードとして作用し且つそ
   のエミッタが前記ダイオードの第２リードとして作用す
   るトランジスタを有することを特徴とする回路。 １７、特許請求の範囲第１４項において、前記ダイオー
   ドが、前記ダイオードの第１リードとして作用するコレ
   クタと前記ダイオードの第２リードとして作用するエミ
   ッタとバイアス電圧へ結合されたベースとを持ったトラ
   ンジスタを有することを特徴とする回路。 １８、特許請求の範囲第１３項において、前記容量が、
   前記トランジスタの前記制御端子へ接続した浮遊容量を
   有することを特徴とする回路。 １９、特許請求の範囲第１３項において、前記過渡的ド
   ライブ手段が、更に、前記付加的ドライブの最大値を決
   定する為の電流設定手段を有することを特徴とする回路
   。 ２０、特許請求の範囲第１９項において、前記電流設定
   手段が、前記供給電圧と前記第１電流取扱端子との間に
   接続された抵抗を有することを特徴とする回路。 ２１、特許請求の範囲第１３項において、前記過渡的ド
   ライブ手段、更に、前記付加的ドライブの期間を設定す
   る手段を有することを特徴とする回路。 ２２、特許請求の範囲第２１項において、前記設定手段
   が、前記充電手段と並列結合された抵抗を有することを
   特徴とする回路。 ２３、第１状態から第２状態への出力信号の遷移を制御
   する方法において、前記第１状態から前記第２状態への
   前記出力信号の実質的に全遷移の期間中に過渡的ドライ
   ブ電流を供給するステップを有することを特徴とする方
   法。 ２４、特許請求の範囲１３項において、前記過渡的ドラ
   イブ電流は電荷を格納する手段を持った過渡的ドライブ
   回路によって供給されることを特徴とする方法。 ２５、特許請求の範囲第２４項において、前記電荷は、
   前記過渡的ドライブ電流を制御する為に放電されること
   を特徴とする方法。 ２６、特許請求の範囲第２５項において、前記電荷を格
   納する手段が、前記第２状態から前記第１状態への前記
   出力信号の遷移の期間中に実質的に充電されることを特
   徴とする方法。