JPH02246128A - フィルムキャリアを用いた重ね型半導体装置 - Google Patents
フィルムキャリアを用いた重ね型半導体装置Info
- Publication number
- JPH02246128A JPH02246128A JP1065875A JP6587589A JPH02246128A JP H02246128 A JPH02246128 A JP H02246128A JP 1065875 A JP1065875 A JP 1065875A JP 6587589 A JP6587589 A JP 6587589A JP H02246128 A JPH02246128 A JP H02246128A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- semiconductor device
- semiconductor chip
- semiconductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、フィルムキャリアを用いて半導体装置を実
装する装置に関するものである。
装する装置に関するものである。
［従来の技術］
第５図（ａ）は従来例の半導体チップをフィルムキャリ
アに実装した平面図であり、第５図（ｂ）はそのＡ−Ａ
拡大断面図である。図において＜１）は厚さ７５〜１０
０μｍ程度のフィルムキャリア（以下フィルムという）
、（２）はフィルム（１）に設けられた導電率の高い
厚さ３０〜４０マイクロメータ、幅５０〜３００μｍ程
度の金属箔からなり、先端部は半導体チップ（５）に密
着されるフィンガー （３）はアウタリード、（４）は
フィルムキャリア（１）を移動させるためのスプロケッ
ト穴、（５）は半導体チップ、（９）はバンブ、（１２
）はデバイスホールである。
アに実装した平面図であり、第５図（ｂ）はそのＡ−Ａ
拡大断面図である。図において＜１）は厚さ７５〜１０
０μｍ程度のフィルムキャリア（以下フィルムという）
、（２）はフィルム（１）に設けられた導電率の高い
厚さ３０〜４０マイクロメータ、幅５０〜３００μｍ程
度の金属箔からなり、先端部は半導体チップ（５）に密
着されるフィンガー （３）はアウタリード、（４）は
フィルムキャリア（１）を移動させるためのスプロケッ
ト穴、（５）は半導体チップ、（９）はバンブ、（１２
）はデバイスホールである。
従来のフィルムキャリアを用いた半導体装置は上記のよ
うに構成されており、フィルム（１）の下方からデバイ
スホール（１２）内に半導体チップ（５）を挿入し、バ
ンブ（９）とフィンガー（２）とを熱圧着等の方法で接
続してポツテング等により半導体チップ（５）及びフィ
ンガー（２）の一部を液状の封走用樹脂で封止（図示せ
ず）して製造するようになっている。
うに構成されており、フィルム（１）の下方からデバイ
スホール（１２）内に半導体チップ（５）を挿入し、バ
ンブ（９）とフィンガー（２）とを熱圧着等の方法で接
続してポツテング等により半導体チップ（５）及びフィ
ンガー（２）の一部を液状の封走用樹脂で封止（図示せ
ず）して製造するようになっている。
第６図はプリント基板に半導体チップ（５）と半導体チ
ップ（７）を裏表にアウタリード接続したときの拡大断
面図であり、図において（１３）はプリント基板である
。
ップ（７）を裏表にアウタリード接続したときの拡大断
面図であり、図において（１３）はプリント基板である
。
これは多少厚くなるが第５図（ａ）に示すＤ−Ｄ記号に
囲まれた部分をフィルムキャリア（１）から切取り、例
えばプリント基板（１３）の表側からアウタリード接続
し、さらにＤ−Ｄ記号に囲まれた部分と同様な部分（図
示せず）をフィルムキャリア（１）から切取りプリント
基板（１３）の裏側からアウタリード接続していた。
囲まれた部分をフィルムキャリア（１）から切取り、例
えばプリント基板（１３）の表側からアウタリード接続
し、さらにＤ−Ｄ記号に囲まれた部分と同様な部分（図
示せず）をフィルムキャリア（１）から切取りプリント
基板（１３）の裏側からアウタリード接続していた。
［発明が解決しようとする課題］
上記のような従来のフィルムキャリアを用いた半導体装
置は、半導体チップがフィルムキャリアの片方の面のみ
に実装されているため次のような問題点があった。
置は、半導体チップがフィルムキャリアの片方の面のみ
に実装されているため次のような問題点があった。
（１）フィルムキャリアに実装する半導体チップの個数
を増やすことができない。
を増やすことができない。
（２）プリント基板の表裏に半導体チップを実装する場
合には、フィルムキャリアに実装されている半導体チッ
プを切取り、さらにもう一方の半導体チップをフィルム
キャリアから切取りプリント基板の表裏に実装しなけれ
ばならないので、２度手間であったという問題点があっ
た。
合には、フィルムキャリアに実装されている半導体チッ
プを切取り、さらにもう一方の半導体チップをフィルム
キャリアから切取りプリント基板の表裏に実装しなけれ
ばならないので、２度手間であったという問題点があっ
た。
この発明は、かかる問題点を解決するためになされたも
ので、フィルムキャリアに実装する半導体の個数を２倍
にし、さらにプリント基板の表裏に半導体チップを実装
するときには１回の切取りで実装ができるフィルム基板
を用いた重ね型半導体装置を得ることを目的とする。
ので、フィルムキャリアに実装する半導体の個数を２倍
にし、さらにプリント基板の表裏に半導体チップを実装
するときには１回の切取りで実装ができるフィルム基板
を用いた重ね型半導体装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係るフィルムキャリアを用いた重ね型半導体
装置は、表裏に少なくとも半導体装置を固着するエリア
を有し、さらに前記半導体装置の入出力端子に接続され
導電性のフィンガー及び前記フィンガーのリードとなる
アウタリードを有したフィルムキャリアと、前記フィル
ムキャリアの表面のフィンガーに入出力端子を接続し、
前記フィルムキャリアの表面に実装される第１の半導体
装置と、前記フィルムキャリアの裏面のフィンガーに入
出力端子を接続し、その能動面を前記第１の半導体と向
かい合って実装される第２の半導体装置とを備えたもの
である。
装置は、表裏に少なくとも半導体装置を固着するエリア
を有し、さらに前記半導体装置の入出力端子に接続され
導電性のフィンガー及び前記フィンガーのリードとなる
アウタリードを有したフィルムキャリアと、前記フィル
ムキャリアの表面のフィンガーに入出力端子を接続し、
前記フィルムキャリアの表面に実装される第１の半導体
装置と、前記フィルムキャリアの裏面のフィンガーに入
出力端子を接続し、その能動面を前記第１の半導体と向
かい合って実装される第２の半導体装置とを備えたもの
である。
［作用］
この発明においては、フィルムキャリアの表側に第１の
半導体装置を実装し、前記フィルムキャリアの裏側に第
２の半導体装置を実装すると、その能動面が前記第１の
半導体と向かい合う。
半導体装置を実装し、前記フィルムキャリアの裏側に第
２の半導体装置を実装すると、その能動面が前記第１の
半導体と向かい合う。
［実施例］
第１図（ａ）はこの発明の第１の実施例を示すフィルム
キャリアを用いた重ね型半導体装置の概略構成図であり
、図において、（１）はフィルムキャリア、（２）はフ
ィンガー （３）はアウタリード、（４）はスプロケッ
ト穴、（５）及び（７）は半導体チップである。第１図
（ｂ）はｃ−ｃ拡大断面図であり、（９）はバンプ、（
１０）は第１の半導体チップの能動面、（１１）は第２
の半導体チップの能動面である。
キャリアを用いた重ね型半導体装置の概略構成図であり
、図において、（１）はフィルムキャリア、（２）はフ
ィンガー （３）はアウタリード、（４）はスプロケッ
ト穴、（５）及び（７）は半導体チップである。第１図
（ｂ）はｃ−ｃ拡大断面図であり、（９）はバンプ、（
１０）は第１の半導体チップの能動面、（１１）は第２
の半導体チップの能動面である。
上記のように構成されたフィルムキャリアを用いた重ね
型半導体装置は、第１図（ｂ）に示すように半導体チッ
プ（５）をフィンガー（２）にバンブ（９）を介してフ
ィルムキャリア（１）に熱圧着方式、フリップチップ方
式または導電性接着剤により接続し、装着された面の裏
側に半導体チップ（５）に対抗するように半導体チップ
（７）を前記と同様に接続して形成すると、その能動面
が向かい合う。
型半導体装置は、第１図（ｂ）に示すように半導体チッ
プ（５）をフィンガー（２）にバンブ（９）を介してフ
ィルムキャリア（１）に熱圧着方式、フリップチップ方
式または導電性接着剤により接続し、装着された面の裏
側に半導体チップ（５）に対抗するように半導体チップ
（７）を前記と同様に接続して形成すると、その能動面
が向かい合う。
したがって半導体チップ（５）と半導体チップ（７）と
をフィルムキャリア（１）に重ねて装着できるので、フ
ィルムキャリア（１）に装着する半導体チップの個数を
２倍にすることが可能である。
をフィルムキャリア（１）に重ねて装着できるので、フ
ィルムキャリア（１）に装着する半導体チップの個数を
２倍にすることが可能である。
また第２図はプリント基板にフィルムキャリア（１）を
用いた重ね型半導体装置をアウタリード接続した図であ
り、図において（１３）はプリント基板、（１７）はア
ウタリード接続のために設けた窓穴または凹みである。
用いた重ね型半導体装置をアウタリード接続した図であ
り、図において（１３）はプリント基板、（１７）はア
ウタリード接続のために設けた窓穴または凹みである。
次にプリント基板（１３）に第１図に示すＤ記号で囲ま
れた部分を切取り、半導体チップ（５）あるいは半導体
チップ（７）より大きめにプリント基板（１３）に窓穴
または凹み（１７）を設けてアウタリード接続すると、
プリント基板（１３）に実装された厚さは１個分と同程
度となり、その実装厚を薄くでき、１回の実装で２個の
半導体チップを実装できることになる。
れた部分を切取り、半導体チップ（５）あるいは半導体
チップ（７）より大きめにプリント基板（１３）に窓穴
または凹み（１７）を設けてアウタリード接続すると、
プリント基板（１３）に実装された厚さは１個分と同程
度となり、その実装厚を薄くでき、１回の実装で２個の
半導体チップを実装できることになる。
第３図（ａ）は本発明に係る第２の実施例であり、デバ
イスホール（１２）をフィルムキャリア（１）に設けて
半導体チップ（５）と半導体チップ（７）とを重ねた平
面図である。
イスホール（１２）をフィルムキャリア（１）に設けて
半導体チップ（５）と半導体チップ（７）とを重ねた平
面図である。
（ｂ）図はＥ−Ｅ拡大断面図であり、これは、半導体チ
ップ（５）にフィンガー（２）にバンブ（９）を介して
従来の技術で説明し５た方法で接続し、このフィルムキ
ャリア（１）に装着された面の裏側に半導体チップ（５
）に対抗するように半導体チップ（７）を前述の第１の
実施例で説明した方法で接続すると、上記と同様にフィ
ルムキャリア（１）に装着する半導体チップの個数を２
倍にすることが可能である。また第４図は第２の実施例
の重ね型半導体装置をプリント基板（１３）にアウタリ
ード接続した図であり、図において（１）から（１７）
は上記と同様なものである。このようにしても上記第２
図の説明と同様に半導体チップは２個で、プリント基板
（１３）に実装された厚さは１個分と同程度となり、そ
の実装厚を薄くでき、１回のアウタリード接続で２個の
半導体チップを実装できる。
ップ（５）にフィンガー（２）にバンブ（９）を介して
従来の技術で説明し５た方法で接続し、このフィルムキ
ャリア（１）に装着された面の裏側に半導体チップ（５
）に対抗するように半導体チップ（７）を前述の第１の
実施例で説明した方法で接続すると、上記と同様にフィ
ルムキャリア（１）に装着する半導体チップの個数を２
倍にすることが可能である。また第４図は第２の実施例
の重ね型半導体装置をプリント基板（１３）にアウタリ
ード接続した図であり、図において（１）から（１７）
は上記と同様なものである。このようにしても上記第２
図の説明と同様に半導体チップは２個で、プリント基板
（１３）に実装された厚さは１個分と同程度となり、そ
の実装厚を薄くでき、１回のアウタリード接続で２個の
半導体チップを実装できる。
なお、上記実施例では半導体チップの突起であるバンブ
が半導体チップ側に形成される一般的なフィルムキャリ
ア式の実装について述べているが、バンブをフィルムキ
ャリア側に形成して行われる特殊なフィルムキャリア（
メサ式ＴＡＢテープ）に実装しても良い。
が半導体チップ側に形成される一般的なフィルムキャリ
ア式の実装について述べているが、バンブをフィルムキ
ャリア側に形成して行われる特殊なフィルムキャリア（
メサ式ＴＡＢテープ）に実装しても良い。
〔発明の効果］
以上のようにこの発明によれば、半導体装置をフィルム
キャリアの表裏に実装することにより、半導体を２倍実
装することができ、さらにプリント基板に実装する場合
には、１度の切取り作業で２個の半導体を切取ることが
できるようにしたので、短時間で半導体の実装密度を向
上できるという効果が得られている。
キャリアの表裏に実装することにより、半導体を２倍実
装することができ、さらにプリント基板に実装する場合
には、１度の切取り作業で２個の半導体を切取ることが
できるようにしたので、短時間で半導体の実装密度を向
上できるという効果が得られている。
第１図（ａ）はこの発明の第１の実施例を示す平面図、
第１図（ｂ）はＣ−Ｃ拡大断面図、第２図はプリント基
板にフィルムキャリアを用いた重ね型半導体装置をアウ
タリード接続した図、第３図（ａ）は本発明に係る第２
の実施例の平面図、第３図（ｂ）はＥ−Ｅ拡大断面図、
第４図は第２の実施例の重ね型半導体装置をプリント基
板に装着した図、第５図（ａ）は従来例の半導体チップ
をフィルムキャリアに実装した平面図、第５図（ｂ）は
Ａ−Ａ拡大断面図、第６図はプリント基板に半導体チッ
プを裏表にアウタリード接続したときの拡大断面図であ
る。 図において、（１）はフィルムキャリア、（２）はフィ
ンガー （３）はアウタリード、（４）はスプロケット
穴、（５）及び（７）は半導体チップ、（９）はバンブ
、（１０）は半導体チップ（５）の能動面、（１１）は
半導体チップ（７）の能動面、（１３）はプリント基板
、（１７）はアウタリード接続のために設けた窓穴また
は凹みである。 代理人 弁理士 佐々木 宗 治 第１図 （ｂ） 第 図 第 図 第 図 （ｂ）
第１図（ｂ）はＣ−Ｃ拡大断面図、第２図はプリント基
板にフィルムキャリアを用いた重ね型半導体装置をアウ
タリード接続した図、第３図（ａ）は本発明に係る第２
の実施例の平面図、第３図（ｂ）はＥ−Ｅ拡大断面図、
第４図は第２の実施例の重ね型半導体装置をプリント基
板に装着した図、第５図（ａ）は従来例の半導体チップ
をフィルムキャリアに実装した平面図、第５図（ｂ）は
Ａ−Ａ拡大断面図、第６図はプリント基板に半導体チッ
プを裏表にアウタリード接続したときの拡大断面図であ
る。 図において、（１）はフィルムキャリア、（２）はフィ
ンガー （３）はアウタリード、（４）はスプロケット
穴、（５）及び（７）は半導体チップ、（９）はバンブ
、（１０）は半導体チップ（５）の能動面、（１１）は
半導体チップ（７）の能動面、（１３）はプリント基板
、（１７）はアウタリード接続のために設けた窓穴また
は凹みである。 代理人 弁理士 佐々木 宗 治 第１図 （ｂ） 第 図 第 図 第 図 （ｂ）
Claims (1)
- （１）表裏に少なくとも半導体装置を固着するエリアを
有し、さらに前記半導体装置の入出力端子に接続され導
電性のフィンガー及び前記フィンガーのリードとなるア
ウタリードを有したフィルムキャリアと、 前記フィルムキャリアの表面のフィンガーに入出力端子
を接続し、前記フィルムキャリアの表面に実装される第
１の半導体装置と、 前記フィルムキャリアの裏面のフィンガーに入出力端子
を接続し、その能動面を前記第１の半導体と向かい合っ
て実装される第２の半導体装置と、を備えたことを特徴
とするフィルムキャリアを用いた重ね型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065875A JPH02246128A (ja) | 1989-03-20 | 1989-03-20 | フィルムキャリアを用いた重ね型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065875A JPH02246128A (ja) | 1989-03-20 | 1989-03-20 | フィルムキャリアを用いた重ね型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246128A true JPH02246128A (ja) | 1990-10-01 |
Family
ID=13299591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065875A Pending JPH02246128A (ja) | 1989-03-20 | 1989-03-20 | フィルムキャリアを用いた重ね型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473796A4 (en) * | 1990-03-15 | 1994-05-25 | Fujitsu Ltd | Semiconductor device having a plurality of chips |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247042A (ja) * | 1985-04-24 | 1986-11-04 | Seiko Epson Corp | Ｉｃ実装構造 |
| JPS6386444A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-03-20 JP JP1065875A patent/JPH02246128A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247042A (ja) * | 1985-04-24 | 1986-11-04 | Seiko Epson Corp | Ｉｃ実装構造 |
| JPS6386444A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473796A4 (en) * | 1990-03-15 | 1994-05-25 | Fujitsu Ltd | Semiconductor device having a plurality of chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206314A (ja) | 半導体装置 | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPS58219757A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JPS6249635A (ja) | 半導体装置 | |
| JPS60150660A (ja) | 半導体装置 | |
| JPH01286342A (ja) | 面実装超薄形半導体装置 | |
| MY106858A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin. | |
| KR100646468B1 (ko) | 반도체패키지 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH03190144A (ja) | テープキャリア方式の半導体装置 | |
| JP2001230368A (ja) | 集積回路のパッケージ構造 | |
| JPS63240055A (ja) | 半導体装置 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH01217933A (ja) | テープキャリア | |
| JPS61284951A (ja) | 半導体装置 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH04139848A (ja) | 半導体装置 | |
| JPH0493051A (ja) | 薄型モジュール | |
| JPS63147352A (ja) | 超薄型モジユ−ル | |
| JPH03198356A (ja) | 樹脂封止型半導体装置 | |
| JPH0281446A (ja) | チップキャリア基板 | |
| JPS63119288A (ja) | 回路基板 |