JPH02247753A - メモリプロテクト処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プログラムの暴走によって引き起こされるメモリ領域に
対してのデータ破壊を防止するためのメモリプロテクト
処理方式に関し、 データ破壊をプログラムへの負担がかからずに、かつ未
然に防止できるようにすることを目的とし、メモリへの
書込可能状態にあることを表示するラッチ出力を送出す
る書込状態表示手段と、メモリに入力されるアドレスデ
ータがプロテクト対象のメモリ領域内のアドレスである
ときに検出出力を送出するプロテクト領域検出手段と、
プロテクト領域検出手段から送出される検出出力が消滅
するときに、書込状態表示手段のラッチ出力を解除する
リセット手段と、書込状態表示手段からのラッチ出力と
、プロテクト領域検出手段からの検出出力があることを
条件に、送られてくるメモリに対してのメモリ書込命令
の通過を許容するゲート手段とを備えるよう構成する。

〔産業上の利用分野〕

本発明は、プログラムの暴走によって引き起こされるメ
モリ領域に対してのデータ破壊を防止するためのメモリ
プロテクト機能を有する処理装置に関し、特に、プログ
ラムの暴走によるデータ破壊をプログラムへの負担がか
からずに、かつ未然に防止できるようにするメモリプロ
テクト処理方式に関する。

中央処理装置と主記憶装置とデータ格納用記憶装置等か
ら構成されるデータ処理装置では、プログラムの暴走は
避けられないものである。これから、プログラムの暴走
に伴って引き起こされることになるメモリ領域に対して
のデータ破壊を防止するような手段を講じていく必要が
ある。

〔従来の技術〕

従来では、ウォッチドッグタイマ等のようなプログラム
の暴走検出回路を具備させて、この暴走検出回路が暴走
の発生を検出したときに、メモリに対しての書込を中止
させるというような方法に従って、プログラムの暴走に
伴って引き起こされるデータ破壊を防止するようにして
いた。また、他の従来技術として、メモリ領域へのアク
セスの手順をｍｌにして、プログラムの暴走が発生する
とき、その手順を実行できなくなるようにすることで、
特定のメモリ領域上に格納されるデータの破壊を防止す
るというものもあった。

〔発明が解決しようとする課題〕

しかしながら、前者の従来技術では、プログラムの暴走
の検出までにかなり時間がかかってしまうことから、暴
走の発生から検出までの間にかなりの量のデータが破壊
されてしまうという問題点があった。また、後者の従来
技術では、ソフトへの負担がかかり過ぎるという問題点
があった。

本発明はかかる事情に鑑みてなされたものであって、プ
ログラムの暴走によって引き起こされるメモリ領域に対
してのデータ破壊を最小限におさえ、プログラムへの負
担がかからずに、かつ未然に防止できるようにするメモ
リプロテクト機能を有する処理装置の提供を目的とする
。

プロテクト領域検出手段６により送出される検出出力が
消滅するときに、書込状態表示手段５のラッチ出力を解
除するもの、８はゲート手段であって、書込状態表示手
段５からのラッチ出力と、プロテクト領域検出手段６か
らの検出出力があることを条件に、コマンドライン４か
ら送られてくるメモリ１へのライトコマンドの通過を許
容するものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１はメモリ、２はアドレスバス、３はデータバス
、４はコマンドライン、５は書込状態表示手段であって
、メモリ１への書込可能状態にあることを表示するラッ
チ出力を送出するもの、６はプロテクト領域検出手段で
あって、アドレスバス２上のアドレスデータがメモリ１
中に設定されるプロテクト対象のメモリ領域（以下、プ
ロテクト８Ｎ域ｌ域と称する）内のアドレスであるとき
に検出出力を送出するもの、７はリセット手段であって
、〔作用〕 本発明では、メモリ１中のプロテクト領域に入る前のプ
ログラム部分の実行に従って、コマンドライン４を介し
て書込状態表示手段５をイネーブル状態にセットすると
ともに、アドレスバス２を介して書込状態表示手段５の
アドレスを指定することで、書込状態表示手段５を起動
して書込状態表示手段５からラッチ出力が送出されるこ
とになるよう処理する。続いて、メモリ１中のプロテク
ト８Ｎ域のプログラム部分の実行に入ることで、プロテ
クト領域検出手段６から検出出力が送出されることにな
る、このプロテクト領域のプログラム部分の実行に従っ
て、コマンドライン４を介してプロテクト領域に対して
のデータの書込のためのライトコマンドが送出されるこ
とになるが、ゲート手段８は、このライトコマンドと、
書込状態表示手段５からのラッチ出力と、プロテクト領
域検出手段６からの検出出力との間の論理積が成立した
ときにのみ、コマンドライン４からのライトコマンドを
メモリ１に人力するよう処理する。

このようにして、メモリ１のプロテクト領域に対してデ
ータの書込処理を実行しているときに、プログラムの暴
走が発生すると、この暴走によりアドレスバス２からは
プロテクト領域でないアドレスデータが送出されること
になるので、プロテクト領域検出手段６は直ちに検出出
力を消滅させる処理を実行する。このプロテクト領域検
出手段６の検出出力の消滅を検出すると、リセット手段
７は直ちに書込状態表示手段５のラッチ出力を解除する
。これから、プログラムの暴走に伴って、再びプロチク
Ｈ１域へのデータの書込要求が生ずるようなことがあっ
ても、ゲート手段８はライトコマンドを通過させること
がないのでプロテクト領域のデータ破壊が防げることに
なる。

このように、本発明によれば、ソフト的にはただ単に書
込状態表示手段５を起動するだけでプログラムの暴走時
におけるデータ破壊を防げるようになるとともに、アド
レスデータがメモリ領域から外れたことをもって直ちに
データ破壊を防ぐ処理に入れることから、データ破壊を
最小限に防止できるようになる。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

第２図に、本発明の実施例構成を示す０図中、第１図で
説明したものと同じものについては、同一の記号で示し
である。１０はフリップフロップ回路であって、“ＣＫ
”端子にパルスが入力されるときに“Ｑ′端子にＨルベ
ルのラッチ出力を出力するもの、１１は第１のデコーダ
回路であって、コマンドライン４からのＩＯライトコマ
ンドに従ってイネーブル状態にセントされて、アドレス
バス２からフリップフロップ回路１０についてのアドレ
スデータが送られてくるときに、デコード処理に従って
フリップフロップ回路１０の″ＣＫ″端子にパルス出力
を出力するもの、１２は第２のデコーダ回路であって、
アドレスバス２からメモリｌ中に設定されるプロテクト
領域内のアドレスデータが送られてくるときに、デコー
ド処理に従ってＬＯレベルの検出出力を出力するもの、
１３はデイレイ回路であって、第２のデコーダ回路１２
から出力される検出出力を例えば５０ｎｓ遅延させるも
の、１４は第１のインバータ回路であって、デイレイ回
路１３の出力レベルを反転させるもの、１５はＡＮＤ回
路であって、第２のデコーダ回路１２の検出出力と第１
のインバータ回路１４の出力との論理積をとることでパ
ルスを出力するもの、１６はＯＲ回路であって、ＡＮＤ
回路１５からのパルス出力かパワーオンリセット用のパ
ルス出力のいずれか一方のパルス出力があるときに、フ
リップフロップ回路１０の“Ｒ″端子パルスを入力させ
ることで、フリップフロップ回路１０の“Ｑ”端子の出
力レベルをＬＯレベルにリセットするもの、１７は第２
のインバータ回路であって、第２のデコーダ回路１２の
検出出力の出力レベルを反転させるもの、１８は第３の
インバータ回路であって、コマンドライン４から送られ
てくるメモリライトコマンドのパルス出力の出力レベル
を反転させるもの、１９はＮＡＮＤＡＮＤ回路て、フリ
ップフロップ回路１０のラッチ出力と、第２のインバー
タ回路１７の出力と、第３のインバータ回路１８の出力
との論理積が成立したときに、メモリ１に対してメモリ
ライトコマンドとなるパルス出力を出力するものである
。

本発明では、第１図でも説明したように、メモリ１上に
設定される特定のプロテクト領域に対して、プログラム
の暴走が発生してもデータ破壊が起こることのないよう
にプロテクトをかけるよう構成する。このプロテクト処
理を実現するために、本発明では、そのプロテクト領域
Ｊ域に、データ転送先領域とデータ転送先領域とその転
送を制御するプログラムとが格納されるようなソフト構
成を前提とする。

次に、このようなソフト構成を考慮しつつ、第３図に示
すタイムチャートを参照しながら、第２図の実施例が実
行するプロテクト処理内容について説明する。

図示しないＣＰＵは、メモリ１から命令をフェッチしな
がらプログラムを実行していく、プロテクト領域に入る
前のプログラム部分には、第１のデコーダ回路１１に対
して■０ライトコマンドを送出するとともに、フリップ
フロップ回路１０の１０アドレスを送出するというプロ
グラムステップが記述されるよう構成されている。これ
から、ＣＰＵは、プロテクト領域に入る前のところで、
コマンドライン４を介して第１のデコーダ回路１１に■
０ライトコマンドを送出するとともに、アドレスバス２
を介して第１のデコーダ回路１１にフリップフロップ回
路１０のＩＯアドレスを送出するよう処理する。この処
理に従って、第１のデコーダ回路１１はフリップフロッ
プ回路１０の’ＣＫ″端子にパルス出力を出力し、これ
に応じてフリップフロップ回路１０の″Ｑ″端子からＨ
Ｉｌレベルラッチ出力が出力されることになる。

このようにして、第３図のタイムチャートの■の信号の
ように、フリップフロップ回路１０からのラッチ出力が
セットされる。

ＣＰＵがメモリ１のプログラムを実行していくと、やが
てプロテクトすべき領域であるメモリ１のプロテクト領
域に入ることになる。プロテクト領域に入ると、ＣＰＵ
は、アドレスバス２を介して第２のデコーダ回路１２に
プロテクト領域内のアドレスデータを送出するよう処理
する。この処理に従って、第２のデコーダ回路１２はＬ
Ｏレベルの検出出力を出力する。この検出出力は、第３
図のタイムチャートの■の信号に示すように、プロテク
ト領域内のプログラムが実行されている聞出力し続ける
ことになる。

プロチク）８１ｉ域のプログラム部分の実行に従って、
ＣＰＵは、コマンドライン４を介して、メモリ１に対し
てデータの書込のためのメモリライトコマンドを送出し
ていく、このメモリライトコマンドは、第３のインバー
タ回路１８に従ってＨｌレベルに反転させられてＮＡＮ
Ｄ回路１９に人力されていくことになる。このとき、Ｎ
ＡＮＤ回路１９には、フリップフロップ回路ｌＯからの
Ｈルベルのラッチ出力と、第２のインバータ回路１７に
従ってＨｌレベルに反転させられた第２のデコーダ回路
１２からの検出出力とが入力されているので論理積が成
立し、このＮＡＮＤ回路１９に入力されていくメモリラ
イトコマンドは、メモリ１のメモリライトコマンド端子
に入力されていくことで、プロテクト領域でのデータの
書込処理が実行されることになる。

このようにして、プロチクＨＪ域へのデータの書込処理
を実行していくときに、プログラムが暴走することが起
こることがある。このような暴走が発生すると、実行対
象のプログラムがプロチクＮｕ域から飛び出してしまう
ことになる。これから、プログラムの暴走が発生すると
、ＣＰＵは、アドレスバス２を介して第２のデコーダ回
路１２にプロテクト領域外のアドレスデータを送出する
ことになるので、第２のデコーダ回路１２は、ＬＯレベ
ルの検出出力を消滅させてＨｌレベルを出力するよう動
作する。

一方、デイレイ回路１３は、第２のデコーダ回路１２の
検出出力を例えば５０ｎｓ遅延させるよう処理している
。これから、第３図のタイムチャートの■に示すように
、第２のデコーダ回路１２の出力がＨｌレベルになって
も、第１のインバータ回路１４により反転されるデイレ
イ回路１３の出力は、例えば５０ｎｓの間はＨｌレベル
を出力し続けることになる。この遅延動作を受けて、Ａ
ＮＤ回路１５は、第３図のタイムチャートの■に示すよ
うに、フリップフロップ回路１０の“°Ｒ”端子に入力
されるリセットパルスを発生することになるので、プロ
グラムの暴走が発生すると、直ちにフリップフロップ回
路１０のラッチ出力は解除される。

これから、以降にＮＡＮＤ回路１９の論理積が成立する
ことがなくなるので、プロテクト領域に対してのメモリ
ライトコマンドが発生するようなことがあってもメモリ
１には人力されることがなく、従ってプロテクト領域の
データ破壊が防げることになるのである。

プロテクト領域のアクセス中に暴走した場合プログラム
の流れが１回その領域外に出てしまったら、この発明の
効果が見られる。暴走というのはその性格上いろんな番
地へ飛び出していく、そういう意味で、この発明ではプ
ロテクト領域は、その量が少ない程効果があるというこ
とになる。

〔発明の効果〕

以上説明したように、本発明によれば、ソフト的にはた
だ単に第１のデコーダ回路１１を起動するプログラムス
テップを記述するだけで、プログラムの暴走時における
プロテクト領域に対してのデータ破壊を防げるようにな
るとともに、アドレスデータがプロテクト領域から外れ
たことをもって直ちにデータ破壊を防ぐための処理に入
れるようになることから、データ破壊を未然に防止でき
るようになる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の実施例構成図、 第３図は本発明のタイムチャートである。 図中、１はメモリ、２はアドレスバス、３はデータバス
、４はコマンドライン、５は書込状態表示手段、６はプ
ロテクト領域検出手段、７はリセット手段、８はゲート
手段、１０はフリップフロンプ回路、１１は第１のデコ
ーダ回路、１２は第２のデコーダ回路、１３はデイレイ
回路、１４は第１のインバータ回路、１５はＡＮＤ回路
、１６はＯＲ回路、１７は第２のインバータ回路、１８
は第３のインバータ回路、１９はＮＡＮＤＡＮＤ回路。

Claims (1)

1. 【特許請求の範囲】 メモリ（１）中の特定のメモリ領域に格納されるプログ
   ラムの暴走によって引き起こされる該メモリ領域に対し
   てのデータ破壊を防止するためのメモリプロテクト機能
   をもつ処理装置であって、上記メモリ（１）への書込可
   能状態にあることを表示するラッチ出力を送出する書込
   状態表示手段（５）と、 上記メモリ（１）に入力されるアドレスバス（２）上の
   アドレスデータが上記メモリ領域内のアドレスであると
   きに検出出力を送出するプロテクト領域検出手段（６）
   と、 該プロテクト領域検出手段（６）から送出される検出出
   力が消滅するときに、上記書込状態表示手段（５）のラ
   ッチ出力を解除するリセット手段（７）と、上記書込状
   態表示手段（５）からのラッチ出力と、上記プロテクト
   領域検出手段（６）からの検出出力があることを条件に
   、送られてくる上記メモリ（１）に対してのメモリ書込
   命令の通過を許容するゲート手段（８）とを備えること
   を、 特徴とするメモリプロテクト処理方式。