JPH02260456A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02260456A JPH02260456A JP1080324A JP8032489A JPH02260456A JP H02260456 A JPH02260456 A JP H02260456A JP 1080324 A JP1080324 A JP 1080324A JP 8032489 A JP8032489 A JP 8032489A JP H02260456 A JPH02260456 A JP H02260456A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
従来の技術
絶縁膜上に結晶性の良いシリコン膜を形成し、このシリ
コン膜に半導体装置を形成する従来の方法としては、例
えば第６回折機能素子技術シンポジウム予稿（１９８６
年）第２１６頁から第２２９頁に発表されている。
コン膜に半導体装置を形成する従来の方法としては、例
えば第６回折機能素子技術シンポジウム予稿（１９８６
年）第２１６頁から第２２９頁に発表されている。
第２図はこの従来の半導体装置の製造方法を示すもので
あり、１３は半導体基板、１４はｃｖｎ等により半導体
基板１３の上に絶縁膜１４上に、順に第１の多結晶シリ
コン膜１６を０．６μｓ、５ｉ０２膜１６を０．２μｍ
、第２の多結晶シリコン膜１７をｏ、ｅｐｍ、最上層に
５ｉ０２膜１８を０．２６ ｐｌＭ設けた多層構造を形
成する（第２図ａ）。次にこの多層構造に対しレーザ光
１９を照射し、前期筒１の多結晶シリコン膜１６と第２
の多結晶シリコン膜２１を形成する（第２図ｂ）。この
再結晶化過程に於いて、第２図ａの第１の多結晶シリコ
ン膜１６は、第２の多結晶シリコン膜１７からの熱伝導
により溶融する。この時第２の多結晶シリコ／膜１７は
レーザ光のゆらぎに対する緩衝層とＬ２て働き、第１の
多結晶シリコン膜１６へのレーザ光１６のゆらぎの影響
を低減し、第１の多結晶シリコン膜１６は安定度の高い
結晶成長が行なわれ、結晶性の良い第１のシリコン膜２
０を得ることができる。
あり、１３は半導体基板、１４はｃｖｎ等により半導体
基板１３の上に絶縁膜１４上に、順に第１の多結晶シリ
コン膜１６を０．６μｓ、５ｉ０２膜１６を０．２μｍ
、第２の多結晶シリコン膜１７をｏ、ｅｐｍ、最上層に
５ｉ０２膜１８を０．２６ ｐｌＭ設けた多層構造を形
成する（第２図ａ）。次にこの多層構造に対しレーザ光
１９を照射し、前期筒１の多結晶シリコン膜１６と第２
の多結晶シリコン膜２１を形成する（第２図ｂ）。この
再結晶化過程に於いて、第２図ａの第１の多結晶シリコ
ン膜１６は、第２の多結晶シリコン膜１７からの熱伝導
により溶融する。この時第２の多結晶シリコ／膜１７は
レーザ光のゆらぎに対する緩衝層とＬ２て働き、第１の
多結晶シリコン膜１６へのレーザ光１６のゆらぎの影響
を低減し、第１の多結晶シリコン膜１６は安定度の高い
結晶成長が行なわれ、結晶性の良い第１のシリコン膜２
０を得ることができる。
以」二の再結晶化工程を終了した後、５ｉ０２膜１６゜
第２のシリコン膜２１．ＳｉＯ２膜１８を剥離する。
第２のシリコン膜２１．ＳｉＯ２膜１８を剥離する。
表面に露出した第１のシリコン膜２０を活性層とし、標
準的なＭＯＳトランジスタの形成方法に従い、ゲート絶
縁膜２２．ゲート電極２３．ソース領域２４．ドレイン
領域２５を設け、絶縁膜１４上にＭＯＳ）う／ジスタを
形成する。以上が従来のＭＯＳ型半導体装置の製造方法
である。
準的なＭＯＳトランジスタの形成方法に従い、ゲート絶
縁膜２２．ゲート電極２３．ソース領域２４．ドレイン
領域２５を設け、絶縁膜１４上にＭＯＳ）う／ジスタを
形成する。以上が従来のＭＯＳ型半導体装置の製造方法
である。
発明が解決しようとする課題
しかしながら上記のような製造方法では、ＭＯＳトラン
ジスタの活性層と成る第１のシリコン膜２０を得る為に
、５１０２膜１６．第２の多結晶Ｓｉ膜２１ 、 ｆ
ｓｉ０２膜１８を形成する工程に加え逆にそれぞれの膜
を除去するという冗長な工程が必要となり、絶縁膜１４
上へのＭＯＳ）ランジスタ形成に於ける一連の工程数を
極めて増大させてしまうという問題点を有していた。
ジスタの活性層と成る第１のシリコン膜２０を得る為に
、５１０２膜１６．第２の多結晶Ｓｉ膜２１ 、 ｆ
ｓｉ０２膜１８を形成する工程に加え逆にそれぞれの膜
を除去するという冗長な工程が必要となり、絶縁膜１４
上へのＭＯＳ）ランジスタ形成に於ける一連の工程数を
極めて増大させてしまうという問題点を有していた。
また、ＭＯＳトランジスタのゲート絶縁膜には、通常熱
５ｉ０２膜が用いられるが、第２図Ｃに於けるゲート絶
縁膜２２を熱酸化の５ｉ０２膜で形成した場合、その膜
厚はゲート絶縁膜２２直下領域に於ける第１のシリコン
膜２０の面方位に依存する。
５ｉ０２膜が用いられるが、第２図Ｃに於けるゲート絶
縁膜２２を熱酸化の５ｉ０２膜で形成した場合、その膜
厚はゲート絶縁膜２２直下領域に於ける第１のシリコン
膜２０の面方位に依存する。
一般に、第１のシリコン膜２０表面の面方位は、場所に
よって異なる為、この面方位のバラツキに起因して同一
面上に形成した個々のＭＯＳトランジスタのゲート絶縁
膜の膜厚にバラツキを生じさせる。その結果、個々のＭ
ＯＳ ）ランジスタのしきい値等、電気特性にバラツキ
を引き起すという問題点を有していた。
よって異なる為、この面方位のバラツキに起因して同一
面上に形成した個々のＭＯＳトランジスタのゲート絶縁
膜の膜厚にバラツキを生じさせる。その結果、個々のＭ
ＯＳ ）ランジスタのしきい値等、電気特性にバラツキ
を引き起すという問題点を有していた。
本発明はかかる点に鑑み、絶縁膜上に結晶性の良いシリ
コン膜を形成するという従来の技術の利点を保ちつつ、
絶縁膜上へのＭＯＳ ）ランジスタ形成に於ける一連の
工程数を減少させること、さらに同一面上に形成した個
々の前記ＭＯ８）ランジスタのゲート絶縁膜の膜厚のバ
ラツキを低減させ、個々のＭＯＳトランジスタの電気特
性のバラツキを低減させることの以上２点を備えた半導
体装置の製造方法を提供することを目的とする。
コン膜を形成するという従来の技術の利点を保ちつつ、
絶縁膜上へのＭＯＳ ）ランジスタ形成に於ける一連の
工程数を減少させること、さらに同一面上に形成した個
々の前記ＭＯ８）ランジスタのゲート絶縁膜の膜厚のバ
ラツキを低減させ、個々のＭＯＳトランジスタの電気特
性のバラツキを低減させることの以上２点を備えた半導
体装置の製造方法を提供することを目的とする。
課題を解決するための手段
本発明は上述の課題を解決する為、絶縁膜トに設けられ
た第１の多結晶シリコン膜よりなる島の上に熱５ｉ０２
膜を介して第２の多結晶シリコン膜を形成した後、エネ
ルギービーム照射によって第１及び第２の多結晶シリコ
ン膜を同時に再結晶化せしめて第１と第２のシリコン膜
と成し、第２のシリコン膜の一部をゲート電極に、前記
熱５１０２換をゲート絶縁膜として用いることにより絶
縁膜上にＭＯＳトランジスタを形成する半導体装置の製
造方法を用いる。
た第１の多結晶シリコン膜よりなる島の上に熱５ｉ０２
膜を介して第２の多結晶シリコン膜を形成した後、エネ
ルギービーム照射によって第１及び第２の多結晶シリコ
ン膜を同時に再結晶化せしめて第１と第２のシリコン膜
と成し、第２のシリコン膜の一部をゲート電極に、前記
熱５１０２換をゲート絶縁膜として用いることにより絶
縁膜上にＭＯＳトランジスタを形成する半導体装置の製
造方法を用いる。
作用
本発明は前記した手段により、絶縁膜上の多結晶シリコ
ン膜の再結晶化工程に於いてレーザ光のゆらぎに対する
緩衝層としてのみ用いた第２の多結晶シリコン膜は、再
結晶化されて第２のシリコン膜となった後、ゲー 計電
極として利用（，２、さらにその下地の熱５ｉｏ２膜を
ゲート絶縁膜として利用する為、従来例で示したごとく
、再結晶化工程後第２のシリコン膜２１ 、５ｉｎ２膜
１６及び１８を除去した後、新たにゲート絶縁膜２２及
びゲートを極２３を形成する場合に比べ、絶縁膜上への
ＭＯＳ ）ランジスタ形成に於ける一連の工程数を著し
く減少させる。さらに前記した手段により、第１の多結
晶シリコン膜を被覆した熱５ｉ０２ Ｍは多結晶シリコ
ン膜表面を熱酸化して形成されるが、一般に多結晶シリ
コン膜は（１１１）面心（１１０）面をもっだ粒径０゜
０３〜０．３μｍの結晶粒が一様に分布して構成されて
いる為、その熱酸化膜の膜厚の面白バラツキは従来例で
示したように再結晶化した第１のシリコン膜２０表面を
熱酸化して形成されるゲート絶縁膜２２の膜厚のバラツ
キよりも低減され、前記第１の多結晶シリコン膜を熱酸
化して形成される熱５ｉ０２膜をゲート絶縁膜として用
いることにより、電気特性のバラツキの少ないＭＯＳ
）ランジスタが絶縁膜上に形成される。
ン膜の再結晶化工程に於いてレーザ光のゆらぎに対する
緩衝層としてのみ用いた第２の多結晶シリコン膜は、再
結晶化されて第２のシリコン膜となった後、ゲー 計電
極として利用（，２、さらにその下地の熱５ｉｏ２膜を
ゲート絶縁膜として利用する為、従来例で示したごとく
、再結晶化工程後第２のシリコン膜２１ 、５ｉｎ２膜
１６及び１８を除去した後、新たにゲート絶縁膜２２及
びゲートを極２３を形成する場合に比べ、絶縁膜上への
ＭＯＳ ）ランジスタ形成に於ける一連の工程数を著し
く減少させる。さらに前記した手段により、第１の多結
晶シリコン膜を被覆した熱５ｉ０２ Ｍは多結晶シリコ
ン膜表面を熱酸化して形成されるが、一般に多結晶シリ
コン膜は（１１１）面心（１１０）面をもっだ粒径０゜
０３〜０．３μｍの結晶粒が一様に分布して構成されて
いる為、その熱酸化膜の膜厚の面白バラツキは従来例で
示したように再結晶化した第１のシリコン膜２０表面を
熱酸化して形成されるゲート絶縁膜２２の膜厚のバラツ
キよりも低減され、前記第１の多結晶シリコン膜を熱酸
化して形成される熱５ｉ０２膜をゲート絶縁膜として用
いることにより、電気特性のバラツキの少ないＭＯＳ
）ランジスタが絶縁膜上に形成される。
実施例
第１図は本発明の一実施例における半導体装置の製造方
法を示したものである。第１図ａに於いて１はシリコン
半導体基板であり、１層目の半導体素子が形成されてい
てもよい。２はＣｖＤ等により形成された８１０２等の
絶縁膜で１μｍである。
法を示したものである。第１図ａに於いて１はシリコン
半導体基板であり、１層目の半導体素子が形成されてい
てもよい。２はＣｖＤ等により形成された８１０２等の
絶縁膜で１μｍである。
３は島状に加工された膜厚Ｏ，Ｓμｍの多結晶シリコン
膜であり、Ｐ型の不純物が注入されである。
膜であり、Ｐ型の不純物が注入されである。
次に多結晶シリコン膜３の表面を熱酸化し、膜厚０．０
３μ臘の熱酸化の８１０２膜４で被膜し、さらに多結晶
シリコン膜６をＯ，Ｓ２層の膜厚で堆積させ、多結晶シ
リコン膜３．熱酸化５１０２膜４．多結晶シリコン膜６
から成る多層構造を形成する（第２図ｂ）。多結晶シリ
コン膜３は、（１１１）面及び（１１０）面をもった粒
径０．０３〜０．３μ論の結晶が一様に分布して構成し
ているため、これを熱酸化して形成した熱５１０２膜４
の膜厚のウェハ面内バラツキは、再結晶化した単結晶シ
リコン表面を熱酸化した８ｉ０２膜に比べて少なく、良
質なものとなる。
３μ臘の熱酸化の８１０２膜４で被膜し、さらに多結晶
シリコン膜６をＯ，Ｓ２層の膜厚で堆積させ、多結晶シ
リコン膜３．熱酸化５１０２膜４．多結晶シリコン膜６
から成る多層構造を形成する（第２図ｂ）。多結晶シリ
コン膜３は、（１１１）面及び（１１０）面をもった粒
径０．０３〜０．３μ論の結晶が一様に分布して構成し
ているため、これを熱酸化して形成した熱５１０２膜４
の膜厚のウェハ面内バラツキは、再結晶化した単結晶シ
リコン表面を熱酸化した８ｉ０２膜に比べて少なく、良
質なものとなる。
この多層構造にレーザ光６を照射し、多結晶シリコン膜
３と多結晶シリコン膜６を同時に再結晶化する。この時
多結晶シリコン膜３は多結晶シリコン膜６からの熱伝導
により溶融するが、多結晶シリコン膜６がレーザ光６の
ゆらぎに対する緩衝層として働くため、多結晶シリコン
膜３は安定の高い結晶成長が行なわれる。以上の再結晶
化過程を経て、シリコン膜７及びシリコン膜８が形成さ
れる（第２図Ｏ）。以降、シリコン膜８．熱酸化８ｉ（
）、膜４を選択的に除去し、シリコン膜７を活性層、シ
リコン膜８をゲート電極材料、熱酸化５１０２膜４をゲ
ート絶縁膜材料とし、標準的なＮｄのＭＯＳ）ランジス
タの形成方法に従い、ゲート絶縁膜１０．ゲート電極９
．ｎ＋のソース領域１１゜ｎ のドレイン領域１２を設
け、絶縁膜２上１ｃＮｃｈのＭＯＳ ）ランジスタを形
成する（第２図ｄ）。
３と多結晶シリコン膜６を同時に再結晶化する。この時
多結晶シリコン膜３は多結晶シリコン膜６からの熱伝導
により溶融するが、多結晶シリコン膜６がレーザ光６の
ゆらぎに対する緩衝層として働くため、多結晶シリコン
膜３は安定の高い結晶成長が行なわれる。以上の再結晶
化過程を経て、シリコン膜７及びシリコン膜８が形成さ
れる（第２図Ｏ）。以降、シリコン膜８．熱酸化８ｉ（
）、膜４を選択的に除去し、シリコン膜７を活性層、シ
リコン膜８をゲート電極材料、熱酸化５１０２膜４をゲ
ート絶縁膜材料とし、標準的なＮｄのＭＯＳ）ランジス
タの形成方法に従い、ゲート絶縁膜１０．ゲート電極９
．ｎ＋のソース領域１１゜ｎ のドレイン領域１２を設
け、絶縁膜２上１ｃＮｃｈのＭＯＳ ）ランジスタを形
成する（第２図ｄ）。
以上のように本実施例によれば、レーザ光のゆらぎに対
する緩衝層として用いた多結晶シリコン膜３を再結晶化
したシリコン膜８をゲート電極材料に、さらｋその下地
の熱酸化５ｉｏ２膜４をゲート絶縁膜材料として利用す
るため、絶縁膜上へのＭＯＳ ）ランジスタ形成に於い
て従来に比べその工程数を著しく減少させることができ
る。また、Ｓｉ Ｏ２膜４は多結晶シリコン膜３を熱酸
化して形成しているため、多結晶シリコン膜３の結晶粒
の一様性より、熱酸化５ｉ０２１［１４の膜厚のウェハ
面内バラツキは従来よりも小さくなる。その結果、熱酸
化８ｉ０２膜４をゲート絶縁膜材料として用いた各ＭＯ
５）ランジスタのゲート容量のウェハ面内バラツキは従
来よりも低減化され、従来に比べ電気特性のバラツキの
少ないＭＯＳ ）ランジスタを絶縁膜上に形成すること
ができる。
する緩衝層として用いた多結晶シリコン膜３を再結晶化
したシリコン膜８をゲート電極材料に、さらｋその下地
の熱酸化５ｉｏ２膜４をゲート絶縁膜材料として利用す
るため、絶縁膜上へのＭＯＳ ）ランジスタ形成に於い
て従来に比べその工程数を著しく減少させることができ
る。また、Ｓｉ Ｏ２膜４は多結晶シリコン膜３を熱酸
化して形成しているため、多結晶シリコン膜３の結晶粒
の一様性より、熱酸化５ｉ０２１［１４の膜厚のウェハ
面内バラツキは従来よりも小さくなる。その結果、熱酸
化８ｉ０２膜４をゲート絶縁膜材料として用いた各ＭＯ
５）ランジスタのゲート容量のウェハ面内バラツキは従
来よりも低減化され、従来に比べ電気特性のバラツキの
少ないＭＯＳ ）ランジスタを絶縁膜上に形成すること
ができる。
なお、第１図の実施例はＮｃｈのＭＯＳ ）ランジスタ
の形成方法であるが、ＰｃｈのＭＯＳ）ランジスタとし
てもよい。
の形成方法であるが、ＰｃｈのＭＯＳ）ランジスタとし
てもよい。
発明の詳細
な説明したように、本発明によれば、従来に比べ絶縁膜
上へのＭＯＳ）ランジスタ形成の工程数を著しく減少さ
せることができ、さらにゲート絶縁膜の膜厚のバラツキ
を低減することによシミ気特性のバラツキの小さいＭＯ
Ｓ ）ランジスタを絶縁膜上へ形成することができ、積
層構造の高性能の半導体装置の実現に大きく寄与するも
のであ。
上へのＭＯＳ）ランジスタ形成の工程数を著しく減少さ
せることができ、さらにゲート絶縁膜の膜厚のバラツキ
を低減することによシミ気特性のバラツキの小さいＭＯ
Ｓ ）ランジスタを絶縁膜上へ形成することができ、積
層構造の高性能の半導体装置の実現に大きく寄与するも
のであ。
る。
第１図は本発明の一実施例の半導体装置の製造方法を示
した図、第２図は従来の半導体装置の製造方法を示した
図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・多結晶シリコン族、４・・・・・・熱５１
０２膜、６・・曲多結晶シリコン膜、６・聞・レーザ光
、７・・・・・・シリコン膜、８・・・・・・シリコン
膜、９・・・・・・ゲート絶縁膜、１０・・・・・・ゲ
ート電極、１１・・・・・・ソース領域、１２・・・・
・・ドレイン領域。 代理人の氏名 弁理士 粟 野 重 孝 ＃１が１名ｌ
・−半Ｓ俸基板 ２・・・＄１！略票 ｓ、ｓ−４シ弧１１警シゾコン暎 Ｊ１１２ 囚 １３・・−手４俸羞坂 ／４−一絶痔侯 ｌこ１７・・・、卆阿９翫シソコン瑣 ／６．／１ｈ−３ｕ）ｚＦｉ＄
した図、第２図は従来の半導体装置の製造方法を示した
図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・多結晶シリコン族、４・・・・・・熱５１
０２膜、６・・曲多結晶シリコン膜、６・聞・レーザ光
、７・・・・・・シリコン膜、８・・・・・・シリコン
膜、９・・・・・・ゲート絶縁膜、１０・・・・・・ゲ
ート電極、１１・・・・・・ソース領域、１２・・・・
・・ドレイン領域。 代理人の氏名 弁理士 粟 野 重 孝 ＃１が１名ｌ
・−半Ｓ俸基板 ２・・・＄１！略票 ｓ、ｓ−４シ弧１１警シゾコン暎 Ｊ１１２ 囚 １３・・−手４俸羞坂 ／４−一絶痔侯 ｌこ１７・・・、卆阿９翫シソコン瑣 ／６．／１ｈ−３ｕ）ｚＦｉ＄
Claims (1)
- 半導体基板上に設けた絶縁膜上に、第１の多結晶シリコ
ン膜よりなる島を形成し、前記島の表面を所望の膜厚の
熱酸化膜で被覆し、前記熱酸化膜上に第２の多結晶シリ
コン膜を堆積させた後、エネルギービームにより、前記
第１及び第２の多結晶シリコン膜を同時に再結晶化せし
め第１のシリコン膜と第２のシリコン膜と成し、前記第
２のシリコン膜の一部領域をゲート電極とし、前記熱酸
化膜をゲート絶縁膜とし、前記第１のシリコン膜よりな
る島にソース領域、ドレイン領域を設けることにより、
前記絶縁膜上にＭＯＳトランジスタを形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080324A JPH02260456A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080324A JPH02260456A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260456A true JPH02260456A (ja) | 1990-10-23 |
Family
ID=13715080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080324A Pending JPH02260456A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258234A (ja) * | 2006-03-20 | 2007-10-04 | Nara Institute Of Science & Technology | 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法 |
-
1989
- 1989-03-30 JP JP1080324A patent/JPH02260456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258234A (ja) * | 2006-03-20 | 2007-10-04 | Nara Institute Of Science & Technology | 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS586122A (ja) | 半導体モノリシツク構造体 | |
| JPH0454375B2 (ja) | ||
| JPH05347391A (ja) | 強誘電体記憶装置 | |
| JPH02260456A (ja) | 半導体装置の製造方法 | |
| JP3124303B2 (ja) | 半導体装置とその製造方法 | |
| JPH02271663A (ja) | 能動層２層積層記憶素子 | |
| JPS6269680A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JP2503209B2 (ja) | 半導体装置の製造方法 | |
| JPH03291972A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JPS5812671B2 (ja) | 多層構造の形成方法 | |
| JPS5968974A (ja) | Ｍｉｓ半導体装置 | |
| JPH02257642A (ja) | 半導体装置の製造方法 | |
| JPS5835979A (ja) | 半導体装置 | |
| JPH02208942A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0294624A (ja) | 半導体装置 | |
| JPH04155929A (ja) | 半導体装置の製造方法 | |
| JPS58171852A (ja) | 半導体装置の製造方法 | |
| JPS60120547A (ja) | 半導体集積回路装置 | |
| JPH0395970A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPS63119548A (ja) | 半導体装置の製造方法 | |
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JP2000031402A (ja) | 強誘電体記憶装置及び半導体記憶装置 | |
| JPS60113452A (ja) | 半導体装置およびその製造方法 |