JPH02270047A - マイクロプロセッサのメモリ・バンク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサのメモリ・バンク制御方式
に関し、特にＲＯＭ領域とＲＡＭ領域を持つメモリ・バ
ンクをマイクロプロセッサが制御するマイクロプロセッ
サのメモリ・バンク制御方式に関する。

〔従来の技術〕

従来、この種のマイクロプロセッサのメモリ・バンク制
御方式は、メモリ・バンク間でのデータの受渡しをする
場合、どちらのメモリ・バンクからでも参照できる共通
メモリバッファ領域を設けて、その共通メモリバッファ
領域に一度データを書込み、次にメモリ・バンクに切り
替えて、メモリ・バンクに処理を移してから共通メモリ
バッフア領域からメモリ・バンクの目的のＲＡＭアドレ
スにデータを書込む処理を行う方式となっていた。

従って、プログラム上メモリ・バンクを切り替えずに、
一方のメモリ・バンクから他方のメモリ・バンク内のＲ
ＡＭ領域に書込む時は不可能な構成となっていた。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセッサのメモリ・バンク制
御方式は、メモリ・バンク間でのデータの受渡しを目的
とした共通メモリバッファ領域を設ける必要があるなめ
、共通メモリバッファ領域分だけそのメモリ・バンク内
のアドレス空間が減少してしまう欠点があり、メモリ・
バンク間でのデータの受渡し量が多くて共通メモリバッ
ファ領域を大きく採らなければならない場合には、さら
にメモリ・バンクの数を増やす等の対策が必要になる。

一方、共通メモリバッファ領域を小さく採りメモリ・バ
ンク内のアドレス空間の減少を抑えたとしても、メモリ
・バンクを切り替えずに他方のメモリ・バンク内のＲＡ
Ｍ領域に書込む事は不可能な構成となっているので、メ
モリ・バンク間でのデータの受渡し量が多い場合には、
頻繁にプログラム上メモリ・バンクを切り替える必要が
あるため、メモリ・バンクを切り替えるための処理時間
が増大してしまうという欠点がある。

〔課題を解決するための手段〕

本発明のマイクロプロセッサのメモリ・バンク制御方式
はマイクロプロセッサが処理するプログラム上読出し操
作に対してバンク分けされた第１−及び第２のメモリ・
バンクのそれぞれに読出し専用記憶領域のＲＯＭ領域と
読出し書込み可能記憶領域のＲＡＭ領域とを有し、前記
マイクロプロセッサが前記第１及び第２のメモリ・バン
クの内の一方のメモリ・バンクの前記ＲＯＭ領域に書込
み操作を行うのを検出するＲＯＭ書込み検出回路と、こ
のＲＯＭ書込み検出回路が前記一方のメモリ・バンクの
ＲＯＭ領域への書込み操作を検出すると他方のメモリ・
バンクの前記ＲＡＭ領域に前記マイクロプロセッサが書
込み操作を行うように制御するメモリ・バンク制御回路
とを備えている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、本実施例はプログラム処理を実行する
マイクロプロセッサ１と、マイクロプロセッサ１にアド
レス・バス及びバス制御信号線４及びデータ・バス５を
介して接続するメモリ・バンク制御回路３と、＃１メモ
リ・パンクロと、＃２メモリ・バンク９と、アドレス・
バス及びバス制御信号線４を介して接続するＲＯＭ書込
み検出回路２とを有して構成し、ＲＯＭ書込み検出回路
２はアドレス・バス及びバス制御信号線４から＃１メモ
リ・バンク８又は＃２メモリ・バンク９のＲＯＭ領域へ
の書込み操作を行うのを検出してＲＯＭ書込み検出信号
７を送出し、メモリ・バンク制御回路３はＲＯＭ書込み
検出信号７を受信するとメモリ・バンク制御信号６によ
って＃１メモリ・バンク８又は＃２メモリ・バンク９を
制御する。

次に、本実施例の動作について説明する。

通常、メモリ・バンク制御回路３はマイクロプロセッサ
１からのアドレス・バス及びバス制御信号線４及びデー
タ・バスラからの制御によってメモリ・バンク制御信号
６を出力し、＃１メモリ・バンク８まなは＃２メモリ・
バンク９のどちらか一方のメモリ・バンクを選択する。

マイクロプロセッサ１は、アドレス・バス及びバス制御
信号４及びデータ・バスラによって前記選択された一方
のメモリ・バンクにアクセスする。

ＲＯＭ書込み検出回路２はアドレス・バス及びバス制御
信号線４及びメモリ・バンク制御信号６を監視し、マイ
クロプロセッサ１からメモリ・バンクのＲＯＭ領域に対
する書込みアクセスを検出した場合に、ＲＯＭ書込み検
出信号７をメモリ・バンク制御回路３に出力する。

メモリ・バンク制御回路３はＲＯＭ書込み検出信号７を
受けると、メモリ・バンク制御信号６を一時的に変更し
、現在選択されていない他方のメモリ、バンクを選択す
る様に制御する。この為にこの書込みアクセスは反対側
のメモリ・バンクに対して行われる事となる。

第２図（ａ）、（ｂ）はそれぞれ第２図の中の＃１．＃
２メモリ・バンクのＲ，０Ｍ領域及びＲ，ＡＭ領域のア
ドレスマツプの一例を示す図である。

次に、第２図（ａ＞、（ｂ）に示すアドレスマツプを基
に本実施例の動作を説明する。

＃１メモリ・バンク８はアドレス０ＯＯＯＨ〜７ＦＦＦ
ＨがＲＯＭ領域、８０００８〜ＦＦＦＦＨがＲＡＭ領域
となっており、＃２メモリ・バンク９はＲＯＭ領域とＲ
ＡＭ領域のアドレスが＃メモリ・バンク８と入れ替わっ
た構成となっている。

ここで、例えば＃１メモリ・パンクロのＲＯＭ領域に対
してマイクロプロセッサ１が書込み操作を行った場合に
は、ＲＯＭ書込み検出回路２によって上述のようにＲＯ
Ｍ書込みアクセスが検出され、メモリ・バンク制御回路
３によってメモリバンク制御信号６を一時的に変更し、
＃２メモリ・バンク９が一時的に選択される。

従って、＃メモリ・バンク８のＲＯＭ領域と同一アドレ
ス、すなわち、＃２メモリ・バンク９のＲＡＭ領域に対
して書込みが行われる。

逆に、＃２メモリ・バンク９のＲＯＭ領域に対してマイ
クロプロセッサ１が書込み操作を行った場合では、前述
と同様にメモリ・バンク制御信号６が一時的に変更する
なめ、＃１メモリ・バンク８が一時的に選択され、＃１
メモリ・バンク８のＲＡＭ領域に対して書込みが行われ
る。

尚、本実施例では＃１メモリ・バンク８と＃２メモリ・
バンク９とが対称のアドレスマツプとなっている例であ
るが対象でない場合でもメモリ・バンク制御回路３によ
りメモリ・バンクのアドレス・デコードを制御すること
により本実施例と同様なメモリ・バンク制御を行うこと
ができる。

〔発明の効果〕

以上説明したように本発明は、マイクロプロセッサが二
つのメモリ・バンクの一方のＲＯＭ領域に書込み操作を
行ったことを検出するＲＯＭ書込み検出回路と、この書
込み操作を検出した場合に他方のメモリ・バンズに切替
え、切替えたメモリ・バンク内のＲＡＭ領域に書込み操
作を行うように制御するメモリ・バンク制御回路とを有
することにより、プログラム上バンク切替え処理を行わ
ずに一方のメモリ・バンクのＲＯＭ領域から他方メモリ
・バンク内のＲＡＭ領域に書込みを可能とすると共に、
従来のように共通メモリバッファ領域等を設けずにメモ
リ・バンク間のデータの受渡しを可能にできる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す機能ブロック図、第２
図（ａ）、（ｂ）はそれぞれ第２図の中の＃１．＃２の
メモリ・バンクのＲＯＭ領域及びＲＡＭ領域のアドレス
マツプの一例を示す図である。 １・・・マイクロプロセッサ、２・・・ＲＯＭ書込み検
出回路、３・・・メモリ・バンク制御回路、４・、・ア
ドレス・バス及びバス制御信号線、５・・・データバス
、６・・・メモリ・バンク制御信号、７・・・ＲＯＭ書
込み検出信号、８・・・＃１メモリ・バンク、９・・・
＃２メモリ・バンク。

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサが処理するプログラム上読出し操作
   に対してバンク分けされた第１及び第２のメモリ・バン
   クのそれぞれに読出し専用記憶領域のＲＯＭ領域と読出
   し書込み可能記憶領域のＲＡＭ領域とを有し、前記マイ
   クロプロセッサが前記第１及び第２のメモリ・バンクの
   内の一方のメモリ・バンクの前記ＲＯＭ領域に書込み操
   作を行うのを検出するＲＯＭ書込み検出回路と、このＲ
   ＯＭ書込み検出回路が前記一方のメモリ・バンクのＲＯ
   Ｍ領域への書込み操作を検出すると他方のメモリ・バン
   クの前記ＲＡＭ領域に前記マイクロプロセッサが書込み
   操作を行うように制御するメモリ・バンク制御回路とを
   備え、前記プログラム内でのメモリ・バンク切替え処理
   を行うことなく、前記第１又は第２のメモリバンクのＲ
   ＡＭ領域に前記マイクロプロセッサがデータの書込みを
   行うことを特徴とするマイクロプロセッサのメモリ・バ
   ンク制御方式。