JPH0227770A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0227770A JPH0227770A JP17791388A JP17791388A JPH0227770A JP H0227770 A JPH0227770 A JP H0227770A JP 17791388 A JP17791388 A JP 17791388A JP 17791388 A JP17791388 A JP 17791388A JP H0227770 A JPH0227770 A JP H0227770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- silicon
- oxide film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 150000002500 ions Chemical class 0.000 abstract description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- -1 wiring Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置のＭＯＳ型シリコン薄膜トランジ
スターの製造方法に間する。
スターの製造方法に間する。
〔従来の技術ｌ
ＬＳＩの集積度の向上につれて、ＭＯＳ型シリコン薄膜
トランジスターの重要性がますます高くなってきている
。
トランジスターの重要性がますます高くなってきている
。
従来の半導体装置のＭＯＳ型シリコン薄膜トランジスタ
ーの製造方法は、第２図（ａ）〜（ｅ）にある様にであ
った。このことを工程を追って説明していく。
ーの製造方法は、第２図（ａ）〜（ｅ）にある様にであ
った。このことを工程を追って説明していく。
まず第２図（ａ）の如く、基板２０１上に絶縁膜として
第１シリコン酸化膜２０２を化学気相成長法で１０００
オングストローム形成する。そして前記第１シリコン酸
化膜２０２上に、第１シリコンｍ ２０３を２０００オ
ンゲス］・ローム化学気相成長法により形成する。
第１シリコン酸化膜２０２を化学気相成長法で１０００
オングストローム形成する。そして前記第１シリコン酸
化膜２０２上に、第１シリコンｍ ２０３を２０００オ
ンゲス］・ローム化学気相成長法により形成する。
つぎに第２図（ｂ）の如く、チャネル形成領域２０４に
する前記第１シリコン膜２０３上に、レジスト２０５を
形成しヒ素などの不純物を注入し、ソース領域２０６及
びドレイン領域２０７を形成する。
する前記第１シリコン膜２０３上に、レジスト２０５を
形成しヒ素などの不純物を注入し、ソース領域２０６及
びドレイン領域２０７を形成する。
つぎに第２図（Ｃ）の如く、前記レジスト２０５を除去
する。前記第１シリコンＭＭ ２０３の不要な部分をフ
ォト・エツチングの工程により除去する。そして、酸素
雰囲気中で熱酸化しゲート酸化１１１２０８を形成する
。
する。前記第１シリコンＭＭ ２０３の不要な部分をフ
ォト・エツチングの工程により除去する。そして、酸素
雰囲気中で熱酸化しゲート酸化１１１２０８を形成する
。
つぎに第２図（ｄ）の如く、前記ゲート酸化膜２０８上
に、第２シリコンｌ］ｌ ２０９を２０００オングスト
ローム形成する。そして第２不純物注入２１１を行なう
。
に、第２シリコンｌ］ｌ ２０９を２０００オングスト
ローム形成する。そして第２不純物注入２１１を行なう
。
つぎに第２図（ｅ）の如く、前記第２シリコン１１！２
０９の必要な部分を残す様にフォト・エツチングしてゲ
ート電極２１２を形成する。そして不純物を活性化する
ために９００’Ｃ２０分の熱処理をする。その後、引き
出し配４９２１３を形成するものであった。
０９の必要な部分を残す様にフォト・エツチングしてゲ
ート電極２１２を形成する。そして不純物を活性化する
ために９００’Ｃ２０分の熱処理をする。その後、引き
出し配４９２１３を形成するものであった。
（発明が解決しようとする課題）
ＭＯＳ型シリコン薄膜トランジスターは単結晶上のトラ
ンジスターに比ベソースおよびドレイン領域間のリーク
電流が大きく、また０Ｎｉｌ流が低いなどの難点がある
。その改善策としてシリコン膜を薄くする方法がある。
ンジスターに比ベソースおよびドレイン領域間のリーク
電流が大きく、また０Ｎｉｌ流が低いなどの難点がある
。その改善策としてシリコン膜を薄くする方法がある。
最近の一例として”Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃ
ｅ Ｓ０１ＭＯ５ＦＥＴ Ｕｓｉｎｇ Ｕｌｔｒ
ａ−ｔｈｉｎ ＳＯＩ Ｆｉｌｍ ：Ｔｏｓｈｉ
ｂａ ＶＬＳＩＲｅｓｅｒｃｈ Ｃｅｎｔｅｒ：６
４０−ＩＥＤＭ ８７ に開示された技術である。
ｅ Ｓ０１ＭＯ５ＦＥＴ Ｕｓｉｎｇ Ｕｌｔｒ
ａ−ｔｈｉｎ ＳＯＩ Ｆｉｌｍ ：Ｔｏｓｈｉ
ｂａ ＶＬＳＩＲｅｓｅｒｃｈ Ｃｅｎｔｅｒ：６
４０−ＩＥＤＭ ８７ に開示された技術である。
ソースおよびドレイン領域間のリーク電流を小さく、ま
た０ＮｉＪ流を高くするためには、シリコン膜の膜厚を
薄くすればよい、しかし前述の従来の技術では、その場
合ソースおよびドレイン領域の膜厚も同時に薄くなるの
でソースおよびドレイン領域の抵抗値が高くなってしま
うという不都合が生じてしまう。またソースおよびドレ
イン領域を形成するには、ヒ素やリンやボロンなどの不
純物を注入すなわちイオン打ち込みする。その際、シリ
コン膜の膜厚が薄いと不純物がシリコン膜な突き抜けて
しまう、その結果、抵抗値が下がらないうえにその下の
別の素子に影響を与える可能性がある。
た０ＮｉＪ流を高くするためには、シリコン膜の膜厚を
薄くすればよい、しかし前述の従来の技術では、その場
合ソースおよびドレイン領域の膜厚も同時に薄くなるの
でソースおよびドレイン領域の抵抗値が高くなってしま
うという不都合が生じてしまう。またソースおよびドレ
イン領域を形成するには、ヒ素やリンやボロンなどの不
純物を注入すなわちイオン打ち込みする。その際、シリ
コン膜の膜厚が薄いと不純物がシリコン膜な突き抜けて
しまう、その結果、抵抗値が下がらないうえにその下の
別の素子に影響を与える可能性がある。
したがって、前述の従来の技術では、低い抵抗値を持つ
ソースおよびドレイン領域を有し、かつソースおよびト
レイン領域間のリーク電流が小さく、またＯＮ電流が高
い、ＭＯＳ型シリコン薄膜トランジスターを作ることは
困難であるという問題点を有する。そこで本発明はこの
ような問題点を解決するもので、その目的とするところ
は、低い抵抗値を持つソースおよびドレイン領域を有し
、かつソースおよびドレイン領域間のリーク電流が小さ
く、またＯＮ電流が高く、池の素子に影響を与＾ない、
ＭＯＳ型シリコン薄膜トランジスターの製造方法を提供
するところにある。
ソースおよびドレイン領域を有し、かつソースおよびト
レイン領域間のリーク電流が小さく、またＯＮ電流が高
い、ＭＯＳ型シリコン薄膜トランジスターを作ることは
困難であるという問題点を有する。そこで本発明はこの
ような問題点を解決するもので、その目的とするところ
は、低い抵抗値を持つソースおよびドレイン領域を有し
、かつソースおよびドレイン領域間のリーク電流が小さ
く、またＯＮ電流が高く、池の素子に影響を与＾ない、
ＭＯＳ型シリコン薄膜トランジスターの製造方法を提供
するところにある。
［課題を解決するための手段］
本発明の半導体装置は、（１）基板上に絶縁膜を介して
形成されているＭＯＳ型シリコン薄膜トランジスターに
おいて、 ａ）絶縁膜上にシリコン薄膜を形成する工程、ｂ）チャ
ネル形成領域上以外にシリコンチッ化膜をバクーニング
する工程、 Ｃ）前記チャネル形成領域が残るように熱酸化する工程 ｄ）前記シリコンチッ化膜を除去する工程、ｅ）前記熱
酸化により形成された酸化膜をマスクにして、不純物注
入する工程、 ｆ）前記酸化膜を除去する工程。
形成されているＭＯＳ型シリコン薄膜トランジスターに
おいて、 ａ）絶縁膜上にシリコン薄膜を形成する工程、ｂ）チャ
ネル形成領域上以外にシリコンチッ化膜をバクーニング
する工程、 Ｃ）前記チャネル形成領域が残るように熱酸化する工程 ｄ）前記シリコンチッ化膜を除去する工程、ｅ）前記熱
酸化により形成された酸化膜をマスクにして、不純物注
入する工程、 ｆ）前記酸化膜を除去する工程。
ｇ）ゲート膜を形成する工程、
ｈ）ゲート電極を形成する工程からなることを特徴とす
る。
る。
〔実 施 例１
第１図（ａ）〜（ｇ）は本発明の１実施例における半導
体装置の製造工程毎の主要断面図である。以下、詳細は
、工程をおいながら説明していく。
体装置の製造工程毎の主要断面図である。以下、詳細は
、工程をおいながら説明していく。
まず第１図（ａ）の如く、半導体基板１０１上に他の素
子と分離するために絶縁膜１０２を１０００オングスト
ローム形成する６その上に多結晶シリコンＩＩＩ １０
３を形成する０通常モノシランガスを６２０℃で熱分解
させ前記多結晶シリコン膜１０３を堆積する。この前記
多結晶シリコン膜１０３の膜厚は、ソース領域１０４お
よびドレイン領域１０５の膜厚にし、かつ前記ソース領
域１０４および前記ドレイン領域１０５を形成するため
の不純物イオン打ち込みをしたときに、不純物が前記多
結晶シリコン膜１０３を突き抜けない膜厚すなわち２５
００オングストロ一ム以上にする。
子と分離するために絶縁膜１０２を１０００オングスト
ローム形成する６その上に多結晶シリコンＩＩＩ １０
３を形成する０通常モノシランガスを６２０℃で熱分解
させ前記多結晶シリコン膜１０３を堆積する。この前記
多結晶シリコン膜１０３の膜厚は、ソース領域１０４お
よびドレイン領域１０５の膜厚にし、かつ前記ソース領
域１０４および前記ドレイン領域１０５を形成するため
の不純物イオン打ち込みをしたときに、不純物が前記多
結晶シリコン膜１０３を突き抜けない膜厚すなわち２５
００オングストロ一ム以上にする。
なお、５６０℃で堆積させたアモルファスシリコンでも
良い、そして熱酸化炉において前記多結晶シリコン膜１
０３を酸素雰囲気中で熱酸化し２００オングストローム
の第１シリコン酸化膜１０６を形成する。そのうλにシ
リコンチッ化膜１０７を化学気相成長法により２０００
オングストローム形成した後、チャネル形成領域１０８
にする所以外にレジストを形成し前記シリコンチッ化膜
１０７を熱リン酸で除去する。
良い、そして熱酸化炉において前記多結晶シリコン膜１
０３を酸素雰囲気中で熱酸化し２００オングストローム
の第１シリコン酸化膜１０６を形成する。そのうλにシ
リコンチッ化膜１０７を化学気相成長法により２０００
オングストローム形成した後、チャネル形成領域１０８
にする所以外にレジストを形成し前記シリコンチッ化膜
１０７を熱リン酸で除去する。
つぎに第１図（ｂ）の如く、熱酸化炉において前記多結
晶シリコンｌ１ｉ１０３を酸素雰囲気中で熱酸化し第２
シリコン酸化膜１０９を形成する。このとき前記チャネ
ル形成領域１０８になる前記多結晶シリコンＩＩＩ ｌ
０３を残すように熱酸化する。
晶シリコンｌ１ｉ１０３を酸素雰囲気中で熱酸化し第２
シリコン酸化膜１０９を形成する。このとき前記チャネ
ル形成領域１０８になる前記多結晶シリコンＩＩＩ ｌ
０３を残すように熱酸化する。
また前記第２シリコン酸化膜１０９の膜厚は、前記ソー
ス領域１０４および前記ドレイン領域１０５を形成する
ための不純物イオン打ち込みをしたときに、不純物が突
き抜けない膜厚、すなわち２０００オングストロ一ム以
上にする。
ス領域１０４および前記ドレイン領域１０５を形成する
ための不純物イオン打ち込みをしたときに、不純物が突
き抜けない膜厚、すなわち２０００オングストロ一ム以
上にする。
つぎに第１図（ｃ）の如く、前記チッ化１１１１０７を
熱リン酸で除去し、前記ソース領域１０４および前記ド
レイン領域１０５を形成するために、リンまたはボロン
などの不純物イオン打ち込みをする。抵抗値が十分下が
るようにＤＯＳＥＩＩ６Ｘ１０”６０１２以上打ち込む
。
熱リン酸で除去し、前記ソース領域１０４および前記ド
レイン領域１０５を形成するために、リンまたはボロン
などの不純物イオン打ち込みをする。抵抗値が十分下が
るようにＤＯＳＥＩＩ６Ｘ１０”６０１２以上打ち込む
。
つぎに第１図（ｄ）の如く、前記第１シリコン酸化膜１
０６及び前記第２シリコン酸化１１１１０９を、フッ酸
水溶液に浸は除去する。そして前記第１多結晶シリコン
膜１０３の不必要な部分をフォト・エツチングの工程に
より除去する。
０６及び前記第２シリコン酸化１１１１０９を、フッ酸
水溶液に浸は除去する。そして前記第１多結晶シリコン
膜１０３の不必要な部分をフォト・エツチングの工程に
より除去する。
つぎに第１図（ｅ）の如く、９００℃の酸素雰囲気中で
熱酸化しゲート酸化膜１１１を５００オングストローム
形成する。つぎに、ゲート電極１１２を形成するために
前記ゲート酸化１［１１１１上に第２多結晶シリコン膜
１１３を２０００オングストローム形成する。そして前
記第２多結晶シリコン膜１１３の抵抗を下げるために、
リンまたはボロンなどを第２不純物イオン打ち込みをす
る。
熱酸化しゲート酸化膜１１１を５００オングストローム
形成する。つぎに、ゲート電極１１２を形成するために
前記ゲート酸化１［１１１１上に第２多結晶シリコン膜
１１３を２０００オングストローム形成する。そして前
記第２多結晶シリコン膜１１３の抵抗を下げるために、
リンまたはボロンなどを第２不純物イオン打ち込みをす
る。
抵抗値が十分下がるようにＤＯＳＥｊ１６Ｘ １０”ｃ
ｍ−”以上打ち込む。
ｍ−”以上打ち込む。
つぎに第１図（ｆ）の如く、前記第２多結晶シＪコン１
１１１３の必要な部分を残す様にフォト・エツチングし
て前記ゲート電極１１２を形成しその後、不純物を活性
化するために、窒素雰囲気中で９００℃４０分の熱処理
をする。
１１１３の必要な部分を残す様にフォト・エツチングし
て前記ゲート電極１１２を形成しその後、不純物を活性
化するために、窒素雰囲気中で９００℃４０分の熱処理
をする。
つぎに第１図（ｇ）の如く、他の素子と分離するために
第２絶縁膜１１４を形成する。化学気相成長法で１００
０オングストローム以上形成する。その後、他の素子と
接続するために、フォト・エツチングの工程により、前
記第２絶縁膜１１４にコンタクトホールを形成する。そ
して、アルミニウムをスパッタし、フォト・・エツチン
グの工程により、不要な部分を取り除き、配４９ ］、
ｌ ５を形成する。
第２絶縁膜１１４を形成する。化学気相成長法で１００
０オングストローム以上形成する。その後、他の素子と
接続するために、フォト・エツチングの工程により、前
記第２絶縁膜１１４にコンタクトホールを形成する。そ
して、アルミニウムをスパッタし、フォト・・エツチン
グの工程により、不要な部分を取り除き、配４９ ］、
ｌ ５を形成する。
上述の工程を経て、本発明のＭＯＳ型シリコン薄膜トラ
ンジスターが完成する。
ンジスターが完成する。
上述の工程を経て、出来上がった本発明の一実施例のＭ
ＯＳ型シリコン薄膜トランジスターは、前記チャネル形
成領域１０８上にそれぞれ前記第２シリコン酸化膜１０
９を形成することにより。
ＯＳ型シリコン薄膜トランジスターは、前記チャネル形
成領域１０８上にそれぞれ前記第２シリコン酸化膜１０
９を形成することにより。
それを前記ソース領域１０４および前記ドレイン領域１
０５を形成するための不純物イオン打ち込みのマスクと
して使用することが、可能であるという長所がある。ま
た、微細化のため、前記チャネル形成領域１０８の長さ
を短くして使用すると前記チャネル形成領域１０８に、
かかる電界により空乏層が延びてバンチスルーが生ずる
。しかし、以上述べた実施例においては、前記ソース領
域１０４および前記ドレイン領域１０５上の第２シリコ
ン酸化膜１０９の両端には、バーズビークと呼ばれる前
記ソース領域１０４および前記ドレイン領域１０５への
張り出しが生ずる。前記チャネル形成領域１０８と前記
ソース領域１０４および前記ドレイン領域１０５との境
には、このバーズビークを介して不純物がイオン打ち込
みされるため不純物濃度が、薄くなっている。したがっ
て、前記ソース領域１０４および前記ドレイン領域１０
５にかかる電界強度が減少し、空乏層が延びにくくなっ
ている。すなわちパンチスルーが生じにくくなり、より
前記チャネル形成領域１０８の長さを短くすることがで
き、それだけ微細化が可能である。また電界強度が減少
することによりホットキャリア効果が減少し信頼性が向
上する。
０５を形成するための不純物イオン打ち込みのマスクと
して使用することが、可能であるという長所がある。ま
た、微細化のため、前記チャネル形成領域１０８の長さ
を短くして使用すると前記チャネル形成領域１０８に、
かかる電界により空乏層が延びてバンチスルーが生ずる
。しかし、以上述べた実施例においては、前記ソース領
域１０４および前記ドレイン領域１０５上の第２シリコ
ン酸化膜１０９の両端には、バーズビークと呼ばれる前
記ソース領域１０４および前記ドレイン領域１０５への
張り出しが生ずる。前記チャネル形成領域１０８と前記
ソース領域１０４および前記ドレイン領域１０５との境
には、このバーズビークを介して不純物がイオン打ち込
みされるため不純物濃度が、薄くなっている。したがっ
て、前記ソース領域１０４および前記ドレイン領域１０
５にかかる電界強度が減少し、空乏層が延びにくくなっ
ている。すなわちパンチスルーが生じにくくなり、より
前記チャネル形成領域１０８の長さを短くすることがで
き、それだけ微細化が可能である。また電界強度が減少
することによりホットキャリア効果が減少し信頼性が向
上する。
なお１本発明は上述の実施例に限定されず、その骨子を
脱しない範囲で種々変更が可能であることはいうまでも
ない。
脱しない範囲で種々変更が可能であることはいうまでも
ない。
以上述べたように発明によれば、ＭＯＳ型シリコン薄膜
トランジスターにおいて、下記に列挙する効果が得られ
る。
トランジスターにおいて、下記に列挙する効果が得られ
る。
（１）ソース領域及びドレイン領域がチャネル形成領域
よりも厚くなるため、ソース領域及びトレイン領域間の
リーク電流が小さく、またＯＮ電流が高いＭＯＳ型シリ
コン薄膜トランジスターを作ることが可能である。
よりも厚くなるため、ソース領域及びトレイン領域間の
リーク電流が小さく、またＯＮ電流が高いＭＯＳ型シリ
コン薄膜トランジスターを作ることが可能である。
（２）下の素子に影響を４久ない信頼性の高いＭＯ８型
シリコン薄膜ト、ランジスクーを作ることが可能である
。
シリコン薄膜ト、ランジスクーを作ることが可能である
。
（３）微細化が可能なＭＯＳ型シリコン薄膜トランジス
ターを作ること７５５可能であり、高集積化できる。
ターを作ること７５５可能であり、高集積化できる。
（４）ソース領域及びドレイン領域の抵抗値が低いため
、高速動作可能なＭＯＳ型シリコン薄膜トランジスター
を作ることが可能である。
、高速動作可能なＭＯＳ型シリコン薄膜トランジスター
を作ることが可能である。
第１図（ａ）〜（ｇ）は本発明の半導体装置の製造方法
の一実施例を示す主要断面図。 第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法を
示す主要断面図。 １０１・・・半導体基板 １０２・・・絶縁膜 １０３ ・ １０４ ・ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １１０ ・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ １１５ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ・多結晶シリコン膜 ・ソース領域 ・ドレイン領域 ・第１シリコン酸化膜 ・シリコンチッ化膿 ・チャネル形成領域 ・第２シリコン酸化膜 ・不純物イオンビーム ・ゲート酸化膜 ・ゲート電極 ・第２多結晶シリコン膜 ・第２絶縁膜 ・配線 ・基板 ・第１シリコン酸化膜 ・第１シリコン膜 ・チャネル形成領域 ・レジスト ・ソース領域 ・ドレイン領域 ・ゲート酸化膜 ・第２シリコン膜 ・第２不純物注入 ・ゲート電極 ・配線 ・第２絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）ネ （も） 鴨 λ 口 （Ｃ） 沸 り巴
の一実施例を示す主要断面図。 第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法を
示す主要断面図。 １０１・・・半導体基板 １０２・・・絶縁膜 １０３ ・ １０４ ・ １０５ ・ １０６ ・ １０７ ・ １０８ ・ １０９ ・ １１０ ・ １１１ ・ １１２ ・ １１３ ・ １１４ ・ １１５ ・ ２０１ ・ ２０２ ・ ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ・多結晶シリコン膜 ・ソース領域 ・ドレイン領域 ・第１シリコン酸化膜 ・シリコンチッ化膿 ・チャネル形成領域 ・第２シリコン酸化膜 ・不純物イオンビーム ・ゲート酸化膜 ・ゲート電極 ・第２多結晶シリコン膜 ・第２絶縁膜 ・配線 ・基板 ・第１シリコン酸化膜 ・第１シリコン膜 ・チャネル形成領域 ・レジスト ・ソース領域 ・ドレイン領域 ・ゲート酸化膜 ・第２シリコン膜 ・第２不純物注入 ・ゲート電極 ・配線 ・第２絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）ネ （も） 鴨 λ 口 （Ｃ） 沸 り巴
Claims (1)
- （１）基板上に絶縁膜を介して形成されているＭＯＳ型
シリコン薄膜トランジスターにおいて、ａ）絶縁膜上に
シリコン薄膜を形成する工程、ｂ）チャネル形成領域上
以外にシリコンチッ化膜をパターニングする工程、 ｃ）前記チャネル形成領域が残るように熱酸化する工程 ｄ）前記シリコンチッ化膜を除去する工程、ｅ）前記熱
酸化により形成された酸化膜をマスクにして、不純物注
入する工程、 ｆ）前記酸化膜を除去する工程、 ｇ）ゲート膜を形成する工程、 ｈ）ゲート電極を形成する工程からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17791388A JPH0227770A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17791388A JPH0227770A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227770A true JPH0227770A (ja) | 1990-01-30 |
Family
ID=16039253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17791388A Pending JPH0227770A (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227770A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171698A (en) * | 1991-04-09 | 1992-12-15 | Oki Electric Industry Co., Ltd. | Method of fabrication of MOS transistor |
-
1988
- 1988-07-15 JP JP17791388A patent/JPH0227770A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171698A (en) * | 1991-04-09 | 1992-12-15 | Oki Electric Industry Co., Ltd. | Method of fabrication of MOS transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885880A (en) | Bipolar transistor device and method for manufacturing the same | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH1167760A (ja) | 半導体装置の製造方法 | |
| JPH0227770A (ja) | 半導体装置の製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPS605065B2 (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH01110762A (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP2004031494A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPH05267328A (ja) | 半導体装置の製造方法 | |
| JP3110313B2 (ja) | 半導体装置の製造方法 | |
| JPH06204456A (ja) | 半導体装置 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS60127741A (ja) | 半導体装置の製法 |