JPH02278818A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02278818A JPH02278818A JP10088389A JP10088389A JPH02278818A JP H02278818 A JPH02278818 A JP H02278818A JP 10088389 A JP10088389 A JP 10088389A JP 10088389 A JP10088389 A JP 10088389A JP H02278818 A JPH02278818 A JP H02278818A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- carbon film
- polycrystalline
- diffusion region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に、半導体基板の表面部に不
純物拡散領域を形成する方法にに関し、固相拡散源とす
る多結晶シリコン膜を拡散後に残さざるを得ないといっ
たような制約なしに、浅い拡散領域を精度良く形成し得
るようにすることを目的とし、 半導体基板上に多結晶炭素膜を形成し、イオン打ち込み
により該炭素膜内に不純物を注入する工程と、熱処理に
より該炭素膜中の該不純物を該基板に拡散させる工程と
を有して、該基板に不純物拡散領域を形成するように構
成する。
純物拡散領域を形成する方法にに関し、固相拡散源とす
る多結晶シリコン膜を拡散後に残さざるを得ないといっ
たような制約なしに、浅い拡散領域を精度良く形成し得
るようにすることを目的とし、 半導体基板上に多結晶炭素膜を形成し、イオン打ち込み
により該炭素膜内に不純物を注入する工程と、熱処理に
より該炭素膜中の該不純物を該基板に拡散させる工程と
を有して、該基板に不純物拡散領域を形成するように構
成する。
［産業上の利用分野］
本発明は、半導体装置の製造方法に係り、特に、半導体
基板の表面部に不純物拡散領域を形成する方法に関する
。
基板の表面部に不純物拡散領域を形成する方法に関する
。
半導体基板の表面部に形成する不純物拡散領域・には、
例えば電界効果トランジスタ（ＦＥＴ）のソース／ドレ
イン領域やバイポーラトランジスタのベース領域、エミ
ッタ領域などがある。
例えば電界効果トランジスタ（ＦＥＴ）のソース／ドレ
イン領域やバイポーラトランジスタのベース領域、エミ
ッタ領域などがある。
そして半導体装置の高集積化により素子の＠細化が進む
に伴い、これらの拡散領域は、その深さを益々浅く形成
することが要求されてきている。
に伴い、これらの拡散領域は、その深さを益々浅く形成
することが要求されてきている。
上記拡散領域を形成する方法は、太き（は、■イオン打
ち込みを用いる方法、■イオン打ち込み以外による方法
、に分けられる。
ち込みを用いる方法、■イオン打ち込み以外による方法
、に分けられる。
■のイオン打ち込みを用いる方法は、その精度の高さ、
分布ばらつきの少なさから、多用されている。しかしな
がらこの方法は、イオンを加速して打ち込むという原理
を用いているために、打ち込み不純物イオンが基板中に
成る程度の深さと深さ方向の拡がりをもって入ってしま
い、拡散領域の深さを例えば１５００人程度以下に形成
することが困難である問題点がある。
分布ばらつきの少なさから、多用されている。しかしな
がらこの方法は、イオンを加速して打ち込むという原理
を用いているために、打ち込み不純物イオンが基板中に
成る程度の深さと深さ方向の拡がりをもって入ってしま
い、拡散領域の深さを例えば１５００人程度以下に形成
することが困難である問題点がある。
■の方法には、上記問題点の対策になり得るものとして
、基板上に多結晶シリコン膜を形成し、イオン打ち込み
によりこの多結晶シリコン膜内に不純物を注入し、その
後の熱処理で該不純物を基板に拡散（固相拡散）させる
方法がある。この方法によれば、拡散領域を精度良（然
もその深さを■の方法よりも浅く形成することが容易で
ある。
、基板上に多結晶シリコン膜を形成し、イオン打ち込み
によりこの多結晶シリコン膜内に不純物を注入し、その
後の熱処理で該不純物を基板に拡散（固相拡散）させる
方法がある。この方法によれば、拡散領域を精度良（然
もその深さを■の方法よりも浅く形成することが容易で
ある。
しかしながらこの方法は、多結晶シリコン膜を基板に対
し選択的に除去することが難しいために、拡販源とした
多結晶シリコン膜をそのまま残して使用せざるを得ない
という問題点がある。
し選択的に除去することが難しいために、拡販源とした
多結晶シリコン膜をそのまま残して使用せざるを得ない
という問題点がある。
なお、■における他の方法として、不純物ガスを拡散源
にする方法や、成長時に不純物を含有させた膜（例えば
ＰＳＧ膜）を固相拡散の拡散源にする方法があるが、こ
れらは何れも精度や分布の面で■の方法に劣り、精度を
要求される高集積半導体装置の拡散領域の形成にはほと
んど用いられていない。
にする方法や、成長時に不純物を含有させた膜（例えば
ＰＳＧ膜）を固相拡散の拡散源にする方法があるが、こ
れらは何れも精度や分布の面で■の方法に劣り、精度を
要求される高集積半導体装置の拡散領域の形成にはほと
んど用いられていない。
以上のことから、本発明は、半導体装置の製造方法、特
に、半導体基板の表面部に不純物拡散領域を形成する方
法において、固相拡散源とする多結晶シリコン膜を拡散
後に残さざるを得ないといったような制約なしに、浅い
拡散領域を精度良く形成し得るようにす名ことを目的と
する。
に、半導体基板の表面部に不純物拡散領域を形成する方
法において、固相拡散源とする多結晶シリコン膜を拡散
後に残さざるを得ないといったような制約なしに、浅い
拡散領域を精度良く形成し得るようにす名ことを目的と
する。
上記目的は、半導体基板上に多結晶炭素膜を形成し、イ
オン打ち込みにより該炭素ｎり内に不純物を注入する工
程と、熱処理により該炭素膜中の該不純物を該基板に拡
散させる工程とを有して、該基板に不純物拡散領域を形
成する本発明の製造方法によって達成される。
オン打ち込みにより該炭素ｎり内に不純物を注入する工
程と、熱処理により該炭素膜中の該不純物を該基板に拡
散させる工程とを有して、該基板に不純物拡散領域を形
成する本発明の製造方法によって達成される。
本方法は、多結晶シリコン膜を固相拡散源とする先に述
べた方法の多結晶シリコン膜を多結晶炭素ｊ漠に替えた
ものである。そしてこの炭素膜は、それが多結晶である
ことから多結晶シリコン膜と同様な固相拡散源となり得
て、然も、酸化により基板に対し選択的に除去すること
が容易である。
べた方法の多結晶シリコン膜を多結晶炭素ｊ漠に替えた
ものである。そしてこの炭素膜は、それが多結晶である
ことから多結晶シリコン膜と同様な固相拡散源となり得
て、然も、酸化により基板に対し選択的に除去すること
が容易である。
即ら、第１図（ａ）〜（Ｃ）の不純物濃度分布図は、本
方法による拡ｒＰＩ ＬＲ域影形成原理を説明するもの
で、縦軸は不純物濃度（ｌｏｇスケール）、検軸は深さ
方向の距離、Ａは多結晶炭素膜、Ｂは半導体基板、Ｃは
不純物拡散領域、であり、（ａ）はイオン打ち込みを行
った状態、（ｂ）は熱処理を行った状態、（Ｃ）は熱処
理後に炭素膜を除去した状態、を示す。
方法による拡ｒＰＩ ＬＲ域影形成原理を説明するもの
で、縦軸は不純物濃度（ｌｏｇスケール）、検軸は深さ
方向の距離、Ａは多結晶炭素膜、Ｂは半導体基板、Ｃは
不純物拡散領域、であり、（ａ）はイオン打ち込みを行
った状態、（ｂ）は熱処理を行った状態、（Ｃ）は熱処
理後に炭素膜を除去した状態、を示す。
（ａ）の状態では、不純物は炭素膜Ａ内にあって基板Ｂ
に入っていない。このようにするのは、炭素ｌ１ｕＡの
厚さを例えば２０００人程度以上にし、イオン打ち込み
の加速エネルギーを適宜にすることにより容易に実現で
きる。
に入っていない。このようにするのは、炭素ｌ１ｕＡの
厚さを例えば２０００人程度以上にし、イオン打ち込み
の加速エネルギーを適宜にすることにより容易に実現で
きる。
炭素膜Ａは、微細結晶で構成された多結晶であるために
熱処理による内部での不純物拡散が速いので、炭素膜Ａ
中の不純物は、熱処理により、速やかに炭素膜Ａと基板
Ｂの界面に達し、炭素膜Ａを固相拡散源として基板Ｂに
拡散してら）のように拡散領域Ｃを形成する。拡散領域
Ｃの深さは、イオン打ち込みの炭素膜Ａに対する濃度及
び熱処理条件の選定によって加減でき、然も、イオン打
ち込みを均一に行うことができることから分布ばらつき
の少ないものとなる。
熱処理による内部での不純物拡散が速いので、炭素膜Ａ
中の不純物は、熱処理により、速やかに炭素膜Ａと基板
Ｂの界面に達し、炭素膜Ａを固相拡散源として基板Ｂに
拡散してら）のように拡散領域Ｃを形成する。拡散領域
Ｃの深さは、イオン打ち込みの炭素膜Ａに対する濃度及
び熱処理条件の選定によって加減でき、然も、イオン打
ち込みを均一に行うことができることから分布ばらつき
の少ないものとなる。
（Ｃ）の状態にする炭素膜への除去は、酸化（Ｃ＋ｏｚ
＝ＣＯ□）によって基板Ｂに対し選択的に且つ基板Ｂの
表面を荒らすことなく容易に可能である。このことが、
多結晶シリコン膜を固相拡散源とする先に述べた方法と
大きく異なる点である。
＝ＣＯ□）によって基板Ｂに対し選択的に且つ基板Ｂの
表面を荒らすことなく容易に可能である。このことが、
多結晶シリコン膜を固相拡散源とする先に述べた方法と
大きく異なる点である。
以上ののことから、本方法によれば、先に述べた制約な
しに浅い拡散領域を精度良く形成するとこが可能となる
。
しに浅い拡散領域を精度良く形成するとこが可能となる
。
以下本発明の一実施例について第２図（ａ）〜（ｅ）の
工程順側断面図を用いて説明する。
工程順側断面図を用いて説明する。
この実施例は、本発明をｎチャネルＭＯ５ＦＥＴに適用
した場合のものである。即ち、第２図において、先ず（
ａ）を参照して、通常の方法により、ｐ−Ｓｔ基板１上
に、厚さ４０００人のＳｔＯ□フィールド絶８ｉ膜２、
ゲート絶縁膜を介在させた厚さ３０００人の多結晶Ｓｉ
ゲート電極３、を形成する。
した場合のものである。即ち、第２図において、先ず（
ａ）を参照して、通常の方法により、ｐ−Ｓｔ基板１上
に、厚さ４０００人のＳｔＯ□フィールド絶８ｉ膜２、
ゲート絶縁膜を介在させた厚さ３０００人の多結晶Ｓｉ
ゲート電極３、を形成する。
次いで（ｂ）を参照して、その上の全面に、炭化水素（
例えば、ＣＨａ 、Ｃｚ Ｈｂ 、Ｃ３Ｈｌｌ、Ｃ２Ｈ
，、Ｃ，Ｈ，、、Ｃｚ Ｈ２、など）の熱分解によるＣ
ＶＤ法により、厚さ３０００人の多結晶炭素膜４を形成
し、Ａｓ”イオンを、加速エネルギー１００ＫｅＶ、ド
ーズ１４ Ｘｌ０１３／ｃｎｌ、で打ち込む。これによ
り、Ａｓは、炭素膜４の表面から深さ約５２０人、標準
偏差約１３０人のガウス分布となる。
例えば、ＣＨａ 、Ｃｚ Ｈｂ 、Ｃ３Ｈｌｌ、Ｃ２Ｈ
，、Ｃ，Ｈ，、、Ｃｚ Ｈ２、など）の熱分解によるＣ
ＶＤ法により、厚さ３０００人の多結晶炭素膜４を形成
し、Ａｓ”イオンを、加速エネルギー１００ＫｅＶ、ド
ーズ１４ Ｘｌ０１３／ｃｎｌ、で打ち込む。これによ
り、Ａｓは、炭素膜４の表面から深さ約５２０人、標準
偏差約１３０人のガウス分布となる。
次いで（Ｃ）を参照して、窒素雰囲気で、８５０°Ｃ３
ｌＯ分の熱処理を加えて、炭素膜４中のＡｓを基板１及
びゲート電極３に拡散させる。これにより、基ＦｉＩに
不純物拡散領域であるソース／ドレイン領域５が深さ約
１０００人に形成される。
ｌＯ分の熱処理を加えて、炭素膜４中のＡｓを基板１及
びゲート電極３に拡散させる。これにより、基ＦｉＩに
不純物拡散領域であるソース／ドレイン領域５が深さ約
１０００人に形成される。
次いで（ｄ）を参照して、加熱した濃硫酸と過酸化水素
の混合液により炭素膜４を除去する。炭素膜４は、下地
の表面を荒らすことなく選択的に除去される。
の混合液により炭素膜４を除去する。炭素膜４は、下地
の表面を荒らすことなく選択的に除去される。
次いで（ｅ）を参照して、通常の方法により、層間絶縁
膜６やＡｔ電極７を形成してＦＥＴを完成させる。
膜６やＡｔ電極７を形成してＦＥＴを完成させる。
このようなＦＥＴの製造において、従来は、ソース／ド
レイン領域５の形成に直接のイオン打ち込みを行ってい
るが、深さを約１０００人にすることは、この従来方法
で実現することが困難であり、実施例で述べた本発明の
方法によって可能となっている。然も、本発明の方法に
よれば、先に述べたように、イオン打ち込みや熱処理の
条件を適宜に選定することによりソース／ドレイン領域
５の深さを更に浅くすることも可能である。そしてこの
ことは、ＦＥＴの一層の微細化を容易にさせる。
レイン領域５の形成に直接のイオン打ち込みを行ってい
るが、深さを約１０００人にすることは、この従来方法
で実現することが困難であり、実施例で述べた本発明の
方法によって可能となっている。然も、本発明の方法に
よれば、先に述べたように、イオン打ち込みや熱処理の
条件を適宜に選定することによりソース／ドレイン領域
５の深さを更に浅くすることも可能である。そしてこの
ことは、ＦＥＴの一層の微細化を容易にさせる。
上記実施例はＳｉ基板に形成するＦＥＴを例にとった場
合であるが、本発明は他の素子例えばバイポーラトラン
ジスクなどにも適用し得るものであり、更に、固相拡ｊ
１に源とする多結晶炭素膜がＳｉに限らず他の半導体に
対しても下地を荒らすことなく選択的に除去し得ること
から、本発明の適用によって従来の半導体素子の新たな
展開を期待することができる。
合であるが、本発明は他の素子例えばバイポーラトラン
ジスクなどにも適用し得るものであり、更に、固相拡ｊ
１に源とする多結晶炭素膜がＳｉに限らず他の半導体に
対しても下地を荒らすことなく選択的に除去し得ること
から、本発明の適用によって従来の半導体素子の新たな
展開を期待することができる。
〔発明の効果］
以上説明したように本発明の構成によれば、半導体装置
の製造方法、特に、半導体基板の表面部に不純物拡散領
域を形成する方法において、固相拡散源とする多結晶シ
リコン膜を拡散後に残さざるを得ないといったような制
約なしに、浅い拡散領域を精度良く形成し得るようにな
り、例えばＦＥＴの一層の微細化を容易にさせるなど、
従来の半導体素子の新たな展開を可能にさせる効果があ
る。
の製造方法、特に、半導体基板の表面部に不純物拡散領
域を形成する方法において、固相拡散源とする多結晶シ
リコン膜を拡散後に残さざるを得ないといったような制
約なしに、浅い拡散領域を精度良く形成し得るようにな
り、例えばＦＥＴの一層の微細化を容易にさせるなど、
従来の半導体素子の新たな展開を可能にさせる効果があ
る。
第１図（ａ）〜（Ｃ）は本発明を説明する不純物濃度分
布図、 第２図（ａ）〜（ｅ）は一実施例の工程順側断面図、で
ある。 図において、 Ａは多結晶炭素膜、 Ｂは半導体基板、 Ｃは不純動域ｔＰＩ Ｍ域、 ｌはＳｉ基板、 ４は多結晶炭素膜、 ５はソース／ドレイン領域（不純物拡散領域）、である
。
布図、 第２図（ａ）〜（ｅ）は一実施例の工程順側断面図、で
ある。 図において、 Ａは多結晶炭素膜、 Ｂは半導体基板、 Ｃは不純動域ｔＰＩ Ｍ域、 ｌはＳｉ基板、 ４は多結晶炭素膜、 ５はソース／ドレイン領域（不純物拡散領域）、である
。
Claims (1)
- 半導体基板上に多結晶炭素膜を形成し、イオン打ち込み
により該炭素膜内に不純物を注入する工程と、熱処理に
より該炭素膜中の該不純物を該基板に拡散させる工程と
を有して、該基板に不純物拡散領域を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088389A JPH02278818A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10088389A JPH02278818A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278818A true JPH02278818A (ja) | 1990-11-15 |
Family
ID=14285729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10088389A Pending JPH02278818A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278818A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326991A (en) * | 1991-09-24 | 1994-07-05 | Rohm Co., Ltd. | Semiconductor device having silicon carbide grown layer on insulating layer and MOS device |
| US5610411A (en) * | 1991-09-24 | 1997-03-11 | Rohm Co., Ltd. | Silicon carbide bipolar semiconductor device with birdsbeak isolation structure |
-
1989
- 1989-04-20 JP JP10088389A patent/JPH02278818A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326991A (en) * | 1991-09-24 | 1994-07-05 | Rohm Co., Ltd. | Semiconductor device having silicon carbide grown layer on insulating layer and MOS device |
| US5518953A (en) * | 1991-09-24 | 1996-05-21 | Rohm Co., Ltd. | Method for manufacturing semiconductor device having grown layer on insulating layer |
| US5610411A (en) * | 1991-09-24 | 1997-03-11 | Rohm Co., Ltd. | Silicon carbide bipolar semiconductor device with birdsbeak isolation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPH0272634A (ja) | 半導体装置 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS62285470A (ja) | 半導体装置の製造方法 | |
| JP2658848B2 (ja) | 半導体装置の製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JPS6157714B2 (ja) | ||
| JPH01245519A (ja) | 半導体装置の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS63260174A (ja) | 半導体装置の製造方法 | |
| JPS6396927A (ja) | 半導体装置の製造方法 | |
| JPH04245422A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPS6086823A (ja) | 半導体装置およびその製造方法 | |
| JPH0349238A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPS60263454A (ja) | 半導体装置の製造方法 |