JPH02298075A - トライアック - Google Patents

トライアック

Info

Publication number
JPH02298075A
JPH02298075A JP11933589A JP11933589A JPH02298075A JP H02298075 A JPH02298075 A JP H02298075A JP 11933589 A JP11933589 A JP 11933589A JP 11933589 A JP11933589 A JP 11933589A JP H02298075 A JPH02298075 A JP H02298075A
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
electrode
outer periphery
triac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11933589A
Other languages
English (en)
Inventor
Masatake Okada
正剛 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11933589A priority Critical patent/JPH02298075A/ja
Publication of JPH02298075A publication Critical patent/JPH02298075A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高耐圧でしかも高感度のトライアックく関す
るものである。
(従来の技術) 第8図は従来の高耐圧トライアックの一例の構造を示す
模式的略断面図である。N型シリコン基板lの両面にP
型拡散層2及び8が形成されている。一方のP型拡散層
2の表面にある距離を隔てて、N型拡散層、4及4−1
を選択拡散により形成し、他方のPfi拡散層8の表面
にも、ある距離を隔ててN型拡散層5及び6が形成され
ている。N型拡散層5及びP型拡散層8を覆うように、
T1電極10が形成され、N型拡散層4.4−1及びP
型拡散層2を覆うように、T2電極11が形成されてお
り、N型拡散層6とPJ拡散層8を覆うようにG[極1
2が形成されている。TI電極10及びT2電極11は
電流を取り出すための主電極であり、G電8i12はト
ライアックを導通するため忙電流を印加する丸めのゲー
ト電極であって蒸着等の技術によって形成される。この
ようなトライアックの耐圧を高くするために、Pg拡散
層2及び8ならびにN里シリコン基板10両熾を、図に
示すようにメサエッチングくより一部除去して適当な傾
斜を有するよりに加工し、その表面を例えばガラス等に
よるパシベーシヨンM9によって被覆し、P型拡散層2
及び8とN型シリコン基板lとの接合面7及び8を含む
斜面を覆っている。
このようなトライアックは、一般的にNPNPNの5層
よシなり、二個のサイリスタを逆並列接続した構成であ
る。トリガー法は、TI ’It極10及びゲート用の
G電極12の極性の正負の組合せにより、次の四つのモ
ードがある。
TI    T2    G モードI  −+   + モード1+         + モード■  十    −− モード■  −十   − トライアックはAC電源の制御に使われ、導通させるた
めに、主としてT2電極11と同位相の電圧をG電極1
2に印加して用いられる。
近年、トライブックの駆動回路の簡素化、省エネルギ化
のため、小電流でトライアックが駆動できるように、高
感度化が進んできている。特に小電力用トライアックは
制御する電流が小さく、民生用にリレーの置き換えとし
ての需要が多く、駆動する電流の低減が要望されている
。さらに駆動に必要な電流、電圧の偏差が少いことが重
要である。
トライアックの高感度化の方法として次の二つの方法が
ある。
(1)第8図のP型拡散層2及び3とN型拡散層4゜4
−1.5及び6の拡散深さを深くする。第4図<8)及
び(b)はモードI及び■の場合の模式的等価回路であ
るが、前記の拡散深さを深くすることKよって、各等価
回路に示されるNPN )ランジスタ及びPNP トラ
ンジスタの1を流増#S率が上る。
(2)第8図におけるG[1fx2とTltilOとの
間の抵抗を高くする。
前記の<1)の方法は、拡散に時間がかかるため、生産
効率が低下する欠点があり、さらに前述のモードによる
偏差が制御し難い。
本発明は前述の(2)の方法の改良にかかるものである
。従来は@8図に示されるような、G’l極12直下の
Ni拡散層6と、Tt N極10直下のN型拡散層5と
の間にあるP型拡散層18を、シリコンエッチして表面
近くの濃度の高い部分を除去し、濃度の低い部分で高抵
抗を作る方法で、第5図はその一例を示す。第8図と同
一の部分には同一の符号が施されている。シリコンエッ
チし九部分に、ガラス等のパシベーシラン膜9が形成さ
れる。このように表面を除去し九構造は、一般的にモー
ト構造と呼ばれる。
(発明が解決しようとする課題〕 従来のモート構造の問題点は、最初に述べられた高耐圧
化のために行われるメナエッチングと、モート構造のた
めのシリコンエッチとの、エツチング深さの異なる2種
類のエツチングが必要であり、工程が複雑になることと
、−回目にエツチングした部分を予めレジスト等で被覆
して、二回目のエツチングを行わなければならないこと
である。
レジスト等で被覆する場合に表面の段差が大きく、段差
部においてレジスト等に欠陥が生じるからである。
(0!題を解決するための手段) G[極の直下のN型拡散層とG電極に対向する’r1電
極直下のN型拡散層との間のP型拡散層に、G電極及び
T1電極と電気的KO離されたN型拡散層を形成する。
(作 用) G1[極とて1電極との間のP型拡散層の表面に形成さ
れたNu拡散層は、G電極と”rl電極との間の抵抗を
上げる作用がある。従って、G電極とT1電極との間の
P型拡散層を除去する必要がなくなる。このN型拡散層
はTI、T2及びGi極極上下N型拡散層5,4.4−
1.及び6と同時(/c影形成ることができる。また、
前記のN型拡散層の幅を場所によって変更すると、モー
ドによる偏差の範囲を小さくすることができる。
(実施例) 第1図は本発明の一実施例の模式的略断面図であって、
第8図及び第5図と同一の部分は同一の符号で表わされ
る。第S図及び第5図と対比すれば明らかなように、本
発明の実施例においては、G電極12の直下のN型拡散
層6とTl を極10の直下のN型拡散層5との間のP
型拡散層18をエツチングしてモートを形成する代りに
、GTfL極12及びTI電極10の間のP凰拡散層の
表面にN型拡散層14を設は七ある。このNi拡散層1
4はGw、極12及びTt W、極10と電気的に分離
されている。
このN型拡散層140幅は場所によって変更することが
可能である。その理由は後述するが、場所によって変更
した実施例の略平面図が第2図である。最も外側の実線
20はトライアックの外周を示す。一点鎖線21は接合
面8の外周を示す。
点線22は”T1電極10の直下のN型拡散層5の外周
を示し、点線2SはG!電極12直下のN型拡散I@6
の外周を示し、点線24はG電極12とTI電極10と
の間のP型拡散層8に形成されたN型拡散層14の外周
を示すものである。図で明らかなようにT1電極10の
直下にはN型拡散層5とP型拡散層8があり、G電極1
2の直下にはN型拡散層6とP型拡散層8が存在する。
N型拡散層14の幅は、Tx’ll極10直下のN型拡
散層5に隣接する部分は狭く、Tl iic極10直下
のP型拡散層8に隣接する部分は広くされている。
このように、N型拡散114は、第8図の従来例におけ
るP型拡散層13の表面近くの高濃度部分に拡散される
ため、TI電極10とGwt極12との間の抵抗は、こ
のN型拡散層14の下方の低濃度のP型拡散層となるの
で、このN型拡散層14がない場合に比べてかなり高抵
抗になり、低電流の場合も抵抗による電位差は大きくな
り、トライアックは導通し易くなる。すなわち感度が向
上する。
このN型拡散層14の幅を場所によって変更する理由は
次の如くである。第4図(、a)はM述のモードエの場
合の模式的等価回路であり、第4図(b)はfi’iJ
じくモード■の場合の模式的等価回路である。
N型拡散層14によって形成されるT1*極10とGM
、極12との間の抵抗は第4図(a)又は(b)の等g
J回路に示される抵抗R1及びR2の合成抵抗である。
モードエ及び■の場合のトライアックの感度は、抵抗依
存性が高く、モードrの場合は抵抗R1が、また、モー
ドTllの場合は抵抗R2が、感度に関与するため、抵
抗R1及びR2をバランスよく形成することにより、モ
ードによる感度の偏差を低減することができる。本実施
例のようなパターンでは、一般的KR2)R1となるこ
とが多いので、N型拡散層14の幅を、Tl電極lOの
直下のN型拡散層5に隣接する部分より、’rl電極1
0の直下のP型拡散層3Kll接する部分を広く取り、
R1を大きくし感度のバランスを教養する。
パターンの形状により、R1とR2の大きさは変えられ
るため、必らずしもN714拡散層140幅妹、前述の
ようにされるとは限らず逆の場合もあり得るであろう。
何れにせよ、N型拡散層14の幅を、場所により適亘変
更することにより感度のバランスを調整できる。
本発明は、両面をメサ型にエツチングしたガラスバシベ
ーシッン型のものKついて説明しタカ、ブレーナ型のも
の又は片面のみをエツチングしたメサ散のもの等にも応
用できる。
(発明の効果〕 本発明によれば高感度で、しかもモードが変化し゛〔も
性能に偏差の少ないトライアックを、一般のトライアッ
クと同様の工程で安価に製造することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の模式的略断面図、第2図は
一実施例の平面図、第8図は従来の一例の模式的略断面
図、第4図(a)(b)はそれぞれトライアックのある
モードにおける模式的等価回路、第6図は従来の高感度
用トライアックの一例の模式的略断面図である。 1・・・N型シリコン基板、2,8・・・P型拡散層、
4.4−1.5.6・・・N型拡散層、7.8・・・接
合面、9・・バシベーシッン膜、lo・・・Tl を極
、11・・・T2電極、12・・・G電極、14・・・
N型拡散層

Claims (1)

    【特許請求の範囲】
  1. 1、ゲート電極の直下のN型拡散層とこれに対向する主
    電極の直下のN型拡散層との間のP型拡散層に、ゲート
    電極及び主電極と電気的に分離されたN型拡散層を形成
    したことを特徴とするトライアック。
JP11933589A 1989-05-12 1989-05-12 トライアック Pending JPH02298075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11933589A JPH02298075A (ja) 1989-05-12 1989-05-12 トライアック

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11933589A JPH02298075A (ja) 1989-05-12 1989-05-12 トライアック

Publications (1)

Publication Number Publication Date
JPH02298075A true JPH02298075A (ja) 1990-12-10

Family

ID=14758936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11933589A Pending JPH02298075A (ja) 1989-05-12 1989-05-12 トライアック

Country Status (1)

Country Link
JP (1) JPH02298075A (ja)

Similar Documents

Publication Publication Date Title
JP3166980B2 (ja) 集積構造及びその製造方法
JPH07169774A (ja) ベースが埋設されインターデジタル形状を有する垂直バイポーラ電力トランジスタ
JPH01286465A (ja) 双方向制御整流半導体装置
JPH02298075A (ja) トライアック
JPS63129658A (ja) 相補型電界効果トランジスタ
JPH0526771Y2 (ja)
JPH0783123B2 (ja) Mos型半導体装置
JP2953623B2 (ja) プレーナ型サイリスタ
JP2750037B2 (ja) 半導体装置
JP2002141517A (ja) 半導体装置
JPS5933985B2 (ja) 半導体装置
JPS58103169A (ja) 半導体可変抵抗素子
JPS6128224B2 (ja)
KR100320676B1 (ko) 사이리스터 소자
JPS61129867A (ja) 半導体装置
JP4006852B2 (ja) 横型mosサイリスタ
JPH0575145A (ja) 半導体装置
JPS6334973A (ja) 半導体装置
JPH1074938A (ja) パワーmosfet
JPH0472390B2 (ja)
JPH0587187B2 (ja)
JPH03219641A (ja) 半導体装置
JPS6043670B2 (ja) トライアツクおよびその製造方法
JPS598373A (ja) 半導体装置
JPH0222826A (ja) バイポーラ型半導体集積回路装置