JPH02299053A - 複数のｆｉｆｏ情報格納装置における優先順位管理方式 - Google Patents
複数のｆｉｆｏ情報格納装置における優先順位管理方式Info
- Publication number
- JPH02299053A JPH02299053A JP1118792A JP11879289A JPH02299053A JP H02299053 A JPH02299053 A JP H02299053A JP 1118792 A JP1118792 A JP 1118792A JP 11879289 A JP11879289 A JP 11879289A JP H02299053 A JPH02299053 A JP H02299053A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- storage
- information
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
例えば、共通バスシステムにおける、成るユニット内に
入力情報を一時保持するための複数のＦＩＦＯ記憶装置
の読み出し優先順位管理方式に関し、ＩＤのオーバフロ
ーによる処理抑制の回数を減少し、システム全体のスル
ープットを向上することを目的とし、 入力情報信号および書き込み対象指示信号を受けて、情
報格納部および［Ｄ格納部を有する少なくとも２個のＦ
ＩＦＯ型記憶装置と、ＩＤを発行し、ＦＩＦＯ型記憶装
置のＩＤ格納部へ供給するカウンタと、ＦＩＦＯ型記憶
装置に対応して設けられたＩＤオーバフロー検出装置と
、カウンタがオーバフローしていない時、所定の優先順
位に従って格納情報を決定する優先順位判定装置と、優
先順位判定装置の出力によって１つの格納情報を選択す
る出力選択装置と、同一のＦＩＦＯ型記憶装置へ続けて
入力指示があった時、カウンタを更新しないようにする
書き込み対象記憶装置を具備するよう構成される。
入力情報を一時保持するための複数のＦＩＦＯ記憶装置
の読み出し優先順位管理方式に関し、ＩＤのオーバフロ
ーによる処理抑制の回数を減少し、システム全体のスル
ープットを向上することを目的とし、 入力情報信号および書き込み対象指示信号を受けて、情
報格納部および［Ｄ格納部を有する少なくとも２個のＦ
ＩＦＯ型記憶装置と、ＩＤを発行し、ＦＩＦＯ型記憶装
置のＩＤ格納部へ供給するカウンタと、ＦＩＦＯ型記憶
装置に対応して設けられたＩＤオーバフロー検出装置と
、カウンタがオーバフローしていない時、所定の優先順
位に従って格納情報を決定する優先順位判定装置と、優
先順位判定装置の出力によって１つの格納情報を選択す
る出力選択装置と、同一のＦＩＦＯ型記憶装置へ続けて
入力指示があった時、カウンタを更新しないようにする
書き込み対象記憶装置を具備するよう構成される。
［産業上の利用分野〕
本発明は例えば、共通ハスシステムにおいて、成るユニ
ット内に人力情報を一時保持するためのＦＩＦＯ型記憶
装置が複数個あり、かつその記憶装置間の読み出し優先
順位と、その入力情報の受信順序を意識して処理順序を
決定しなければならない場合の優先順位管理方式に関す
るものである。
ット内に人力情報を一時保持するためのＦＩＦＯ型記憶
装置が複数個あり、かつその記憶装置間の読み出し優先
順位と、その入力情報の受信順序を意識して処理順序を
決定しなければならない場合の優先順位管理方式に関す
るものである。
第２図に本発明が通用されるシステムのブロック図が示
される。図中、ブロックの１１ 、１２で示されるＣＰ
Ｕ（１）およびＣＰＵ （２）はそれぞれ中央処理装置
、ブロック１３ 、１４ 、１５で示されるＣＨ（１）
、ＣＨ（２）、ＣＨ（３）はそれぞれチャネルである。
される。図中、ブロックの１１ 、１２で示されるＣＰ
Ｕ（１）およびＣＰＵ （２）はそれぞれ中央処理装置
、ブロック１３ 、１４ 、１５で示されるＣＨ（１）
、ＣＨ（２）、ＣＨ（３）はそれぞれチャネルである。
このほかＭＡＣ１６はメモリアクセスコントローラ、Ｍ
ＳＵ １７は主記憶装置であって、これらはＭＳＵ １
７を除き共通バス１日に接続されている。このシステム
ではＣＰＵ系処理装置とＣＨ系処理装置が共にＭＡＣ１
６を介してＭＳＵ１７にアクセスする。この場合におい
て、ＣＰＵ系処理装置からの処理要求とＣＨ系処理装置
からの処理要求に優先順位を付加するような場合に本発
明が用いられる。
ＳＵ １７は主記憶装置であって、これらはＭＳＵ １
７を除き共通バス１日に接続されている。このシステム
ではＣＰＵ系処理装置とＣＨ系処理装置が共にＭＡＣ１
６を介してＭＳＵ１７にアクセスする。この場合におい
て、ＣＰＵ系処理装置からの処理要求とＣＨ系処理装置
からの処理要求に優先順位を付加するような場合に本発
明が用いられる。
［従来の技術］
前述のようにＣＰＵおよびＣＨからＭＳＵ １７をアク
セスする場合、バッファとしてＦＩＦＯ型記憶装置（ス
タックと略称する）を介在させる。ＦＩＦＯは先入れ先
出しを意味する。最も基本的な入力スタックを１本しか
持たないものは、単純に入力順の処理しか行うことがで
きず問題点はない。複数の入力スタックを持つ場合の従
来技術では、入力情報が格納されるごとに順序管理用の
１０（固有の番号）を更新して発行し、これを入力情報
と共に格納する。そしてスタックから取り出す時点で各
々の管理ＩＤを比較し優先順位を決定する。
セスする場合、バッファとしてＦＩＦＯ型記憶装置（ス
タックと略称する）を介在させる。ＦＩＦＯは先入れ先
出しを意味する。最も基本的な入力スタックを１本しか
持たないものは、単純に入力順の処理しか行うことがで
きず問題点はない。複数の入力スタックを持つ場合の従
来技術では、入力情報が格納されるごとに順序管理用の
１０（固有の番号）を更新して発行し、これを入力情報
と共に格納する。そしてスタックから取り出す時点で各
々の管理ＩＤを比較し優先順位を決定する。
第４図には、従来例の複数スタックを用いた場合の優先
順位管理方式を行う装置のブロック図が示される。
順位管理方式を行う装置のブロック図が示される。
スタックは入力情報格納装置とＩＤ格納装置から成り、
それぞれ参照番号１１．１−２．１−３および２４．２
−２．２−３が付番されている。この装置は、このほか
に、順序管理ＩＤ発生装置３、ＩＤオーバフロー検出装
置（ＯＦ） ４−１．４−２．４−３、優先順位判定装
置（判定）５、および出力選択装置（選択）６を具備す
る。
それぞれ参照番号１１．１−２．１−３および２４．２
−２．２−３が付番されている。この装置は、このほか
に、順序管理ＩＤ発生装置３、ＩＤオーバフロー検出装
置（ＯＦ） ４−１．４−２．４−３、優先順位判定装
置（判定）５、および出力選択装置（選択）６を具備す
る。
上述の装置においては、書き込み要求があるたびに［Ｄ
発生装置３は書き込み対象信号を受けてＩＤを更新して
発生し、入力情報は複数のスタックの入力情報格納装置
のいずれかへ、対応するＩＤはそのスタックのＩＤ格納
装置に格納される。
発生装置３は書き込み対象信号を受けてＩＤを更新して
発生し、入力情報は複数のスタックの入力情報格納装置
のいずれかへ、対応するＩＤはそのスタックのＩＤ格納
装置に格納される。
そして、ＩＤ格納装置から取り出されたＩＤ情報は常に
ＩＤ発生装置３が出力する最新のＩＤとＩＤオーバフロ
ー検出装置で比較される。ＩＤ格納装置から取り出され
たＩＤ情報とＩＤオーツＮフロー検出装置から出力され
た比較情報は全て優先順位判定袋Ｗ５へ送られる。判定
装置５はこれらの情報をもとに優先順位を判定し出力選
択装置６に選択信号を送るか、またはＩＤがオー／＜フ
ローした場合にはＩＤオーバフロー信号を出力してスタ
ックへの格納を抑制する。ＩＤオーバフローはＩＤ発生
装置３が有限の桁数であるため最高値まで達し次にクリ
アされる時に生ずるものである。
ＩＤ発生装置３が出力する最新のＩＤとＩＤオーバフロ
ー検出装置で比較される。ＩＤ格納装置から取り出され
たＩＤ情報とＩＤオーツＮフロー検出装置から出力され
た比較情報は全て優先順位判定袋Ｗ５へ送られる。判定
装置５はこれらの情報をもとに優先順位を判定し出力選
択装置６に選択信号を送るか、またはＩＤがオー／＜フ
ローした場合にはＩＤオーバフロー信号を出力してスタ
ックへの格納を抑制する。ＩＤオーバフローはＩＤ発生
装置３が有限の桁数であるため最高値まで達し次にクリ
アされる時に生ずるものである。
［発明が解決しようとする課題］
前述の従来方式の装置において、書き込みごとに管理Ｉ
Ｄを更新すると、管理ＩＤの大きさが有限のため、特定
のスタックの処理ばかりが進みＩＤの重複が発生する可
能性がある。これを回避するためには、ＩＤのオーバフ
ローを検出し書き込みを抑制する手段が必要となる。書
き込みが抑制されるとシステム全体のスループ・ントが
低下する。しかしスタックを１本にしてこれを避けよう
とすると、入力情報間に優先順位を設定できないという
課題が生ずる。
Ｄを更新すると、管理ＩＤの大きさが有限のため、特定
のスタックの処理ばかりが進みＩＤの重複が発生する可
能性がある。これを回避するためには、ＩＤのオーバフ
ローを検出し書き込みを抑制する手段が必要となる。書
き込みが抑制されるとシステム全体のスループ・ントが
低下する。しかしスタックを１本にしてこれを避けよう
とすると、入力情報間に優先順位を設定できないという
課題が生ずる。
本発明の目的は、書き込み対象スタックが変わる時だけ
ＩＤを更新するようにして１０のオーバフローによる処
理抑制の回数を減少し、システム全体のスループットを
向上することにある。
ＩＤを更新するようにして１０のオーバフローによる処
理抑制の回数を減少し、システム全体のスループットを
向上することにある。
また、特にスタックの数が２本である時には適当な桁数
のＩＤ発生装置を選択することによって、ＩＤオーバフ
ロー検出装置の省略を可能とし、ハードウェアの簡略化
を実現することにある。
のＩＤ発生装置を選択することによって、ＩＤオーバフ
ロー検出装置の省略を可能とし、ハードウェアの簡略化
を実現することにある。
本発明においては、第１図に例示されるように、複数の
ＦＩＦＯ情報格納装置における優先順位管理方式が提供
される。そしてこの方式は、入力情報信号および書き込
み対象指示信号を受けて、各々情報格納部Ｌｌ 、 １
−２．１−３および順位を表すＩＤ格納部２−１ 、２
−２．２−３を有する少なくとも２個のＦＩＦＯ型記憶
語記憶装置記書き込み対象指示信号を受け、前記ＩＤを
発行し、前記ＦＩＦＯ型記憶語記憶装置格納部へ供給す
るカウンタ３と、前記各ＦＩＦＯ型記憶語記憶装置して
設けられ前記カウンタのオーバフローを検出するＩＤオ
ーバフロー検出装置４−１゜４−２．４−３と、前記Ｆ
ＩＦＯ型記憶語記憶装置格納部の出力および前記ＩＤオ
ーバフロー検出装置の出力を受けカウンタ３がオーバフ
ローしていない時、所定の優先順位に従って複数個のＦ
ＩＦＯ型記憶語記憶装置の格納情報を決定する優先順位
判定装置５と、前記優先順位判定装置５の出力を受けて
前記１つの格納情報を選択して出力情報信号として出力
する出力選択装置６と、前記書き込み対象指示信号を受
けて同一のＦＩＦＯ型記憶語記憶装置て入力指示があっ
た時はカウンタ３を更新しないように制御する書き込み
対象記憶装置７とを具備するよう構成される。
ＦＩＦＯ情報格納装置における優先順位管理方式が提供
される。そしてこの方式は、入力情報信号および書き込
み対象指示信号を受けて、各々情報格納部Ｌｌ 、 １
−２．１−３および順位を表すＩＤ格納部２−１ 、２
−２．２−３を有する少なくとも２個のＦＩＦＯ型記憶
語記憶装置記書き込み対象指示信号を受け、前記ＩＤを
発行し、前記ＦＩＦＯ型記憶語記憶装置格納部へ供給す
るカウンタ３と、前記各ＦＩＦＯ型記憶語記憶装置して
設けられ前記カウンタのオーバフローを検出するＩＤオ
ーバフロー検出装置４−１゜４−２．４−３と、前記Ｆ
ＩＦＯ型記憶語記憶装置格納部の出力および前記ＩＤオ
ーバフロー検出装置の出力を受けカウンタ３がオーバフ
ローしていない時、所定の優先順位に従って複数個のＦ
ＩＦＯ型記憶語記憶装置の格納情報を決定する優先順位
判定装置５と、前記優先順位判定装置５の出力を受けて
前記１つの格納情報を選択して出力情報信号として出力
する出力選択装置６と、前記書き込み対象指示信号を受
けて同一のＦＩＦＯ型記憶語記憶装置て入力指示があっ
た時はカウンタ３を更新しないように制御する書き込み
対象記憶装置７とを具備するよう構成される。
また、本発明の一つの形態においては、第３図に例示さ
れるような、複数のＦＩＦＯ情報格納装置における優先
順位管理方式が提供される。そして、この方式は、入力
情報信号および書き込み対象指示信号を受けて、各々情
報格納部１−１．１−２および順位を表す１０格納部２
−１ 、２−２を有する２個のＦＩＦＯ型記憶語記憶装
置記書き込み対象指示信号を受け、前記ＩＤを発行し、
前記ＦＩＦＯ型記憶語記憶装置格納部へ供給するカウン
タ３と、前記ＦＩＦＯ型記憶語記憶装置格納部の出力お
よび前記カウンタ３の出力を受け、所定の優先順位に従
って２個のＦＩＦＯ型記憶語記憶装置の格納情報を決定
する優先順位判定装置５と、前記優先順位判定装置５の
出力を受けて前記１つの格納情報を選択して出力情報信
号として出力する出力選択装置６と、前記書き込み対象
指示信号を受けて同一のＦＩＦＯ型記憶語記憶装置て入
力指示があった時はカウンタ３を更新しないように制御
する書き込み対象記憶装置７を具備するよう構成される
。
れるような、複数のＦＩＦＯ情報格納装置における優先
順位管理方式が提供される。そして、この方式は、入力
情報信号および書き込み対象指示信号を受けて、各々情
報格納部１−１．１−２および順位を表す１０格納部２
−１ 、２−２を有する２個のＦＩＦＯ型記憶語記憶装
置記書き込み対象指示信号を受け、前記ＩＤを発行し、
前記ＦＩＦＯ型記憶語記憶装置格納部へ供給するカウン
タ３と、前記ＦＩＦＯ型記憶語記憶装置格納部の出力お
よび前記カウンタ３の出力を受け、所定の優先順位に従
って２個のＦＩＦＯ型記憶語記憶装置の格納情報を決定
する優先順位判定装置５と、前記優先順位判定装置５の
出力を受けて前記１つの格納情報を選択して出力情報信
号として出力する出力選択装置６と、前記書き込み対象
指示信号を受けて同一のＦＩＦＯ型記憶語記憶装置て入
力指示があった時はカウンタ３を更新しないように制御
する書き込み対象記憶装置７を具備するよう構成される
。
本発明を用いれば、スタックが３本以上の場合、順序管
理ＩＤを毎回は更新しないため、ＩＤオーバフローによ
る°処理の抑制が起こりにくくなる。
理ＩＤを毎回は更新しないため、ＩＤオーバフローによ
る°処理の抑制が起こりにくくなる。
スタックが２本の場合、スタックの深さに応じて必要な
ＩＤの数が決定できるため、必要な大きさＯＩＤ令頁域
を６育保すればオーバフローがなくなる。
ＩＤの数が決定できるため、必要な大きさＯＩＤ令頁域
を６育保すればオーバフローがなくなる。
従ってＩＤオーバフロー検出装置が不要となる。
〔実施例］
本発明の第１実施例としての複数のＦＩＦＯ情報格納装
置における優先順位管理方式を行う装置のブロック図が
第１図に示される。
置における優先順位管理方式を行う装置のブロック図が
第１図に示される。
この装置は、入力情報格納装置１−Ｌ １−２．１−３
．・・・、ＩＤ格納装置２−１．２−２．２−３．・・
・、順序管理ＩＤ発生装置３、ＩＤオーバフロー検出装
置（叶）４−１ 、４−２゜４−３．・・・、優先順位
判定装置（判定）５、出力選択装置（選択）６、および
書き込み対象記憶装置７を具備する。入力情報格納装置
とＩＤ格納装置の複数個の対でＦＩＦＯ型記憶装置（ス
タック）が構成される。
．・・・、ＩＤ格納装置２−１．２−２．２−３．・・
・、順序管理ＩＤ発生装置３、ＩＤオーバフロー検出装
置（叶）４−１ 、４−２゜４−３．・・・、優先順位
判定装置（判定）５、出力選択装置（選択）６、および
書き込み対象記憶装置７を具備する。入力情報格納装置
とＩＤ格納装置の複数個の対でＦＩＦＯ型記憶装置（ス
タック）が構成される。
この装置の書き込み対象記憶装置７以外については従来
の技術で詳述したのでここでは省略する。
の技術で詳述したのでここでは省略する。
装置７は書き込み対象指示信号を受けて、これを保持し
、書き込み対象指示信号と保持されている直前の書き込
み対象を比較し、これが不一致の場合にはＩＤ発生装置
３に対してＩＤ更新要求信号９を送出し、−敗する時は
ＩＤ発生装置３の出力を変更しない。このようにすると
１つのスタックに続けて書き込みがなされる時にはＩＤ
番号の増加を抑え、オーバフローの発生頻度を減少し、
しかも同じスタック内では先入先出であるから同じＩＤ
でも順位を誤まるおそれはない。
、書き込み対象指示信号と保持されている直前の書き込
み対象を比較し、これが不一致の場合にはＩＤ発生装置
３に対してＩＤ更新要求信号９を送出し、−敗する時は
ＩＤ発生装置３の出力を変更しない。このようにすると
１つのスタックに続けて書き込みがなされる時にはＩＤ
番号の増加を抑え、オーバフローの発生頻度を減少し、
しかも同じスタック内では先入先出であるから同じＩＤ
でも順位を誤まるおそれはない。
本発明の第２実施例を行う装置が第３図に示される。こ
の装置はスタック数が２の場合であり、第１実施例と異
なってＩＤオーバフロー検出装置が省略されている。ま
たスタックの出力にレジスタ（ＲＵＧ １−１．ＲＥＧ
１〜２）が挿入されているが、これは本発明にとって
は重要なものではない。第１図の装置においてＩＤオー
バフロー検出装置４−１゜４−２．４−３へ供給された
ＩＤ発生装置３からの信号は直接、優先順位判定装置５
へ接続される。
の装置はスタック数が２の場合であり、第１実施例と異
なってＩＤオーバフロー検出装置が省略されている。ま
たスタックの出力にレジスタ（ＲＵＧ １−１．ＲＥＧ
１〜２）が挿入されているが、これは本発明にとって
は重要なものではない。第１図の装置においてＩＤオー
バフロー検出装置４−１゜４−２．４−３へ供給された
ＩＤ発生装置３からの信号は直接、優先順位判定装置５
へ接続される。
破線ブロックで表された順序管理ＩＤ発生装置３は１つ
ずつ増加することによって更新されたＩＤを発生する循
環型カウンタである。カウンタのレジスタ部分はＣで示
される。丸で囲まれた＋１はカウンタのインクリメンタ
部分を表す。このインクリメンタは装置７からの信号（
ＩＤ更新要求信号）９がオンの時にのみ動作する。カウ
ンタは２つのスタックが全部ふさがっても重複ＩＤがで
ないだけの充分な長さを持つようにする。例えばスタッ
ク（１）および（２）が共に４段の容量であるとすれば
最も多くのＩＤを消費するのは両スタックを交互に使用
する場合であり、その場合のＩＤ格納装置の内容は例え
ば表１のようになる。従ってカウンタ（Ｃ）は３ビツト
の幅があれ表１ スタック（１） スタック（２） カウンタば
よい。
ずつ増加することによって更新されたＩＤを発生する循
環型カウンタである。カウンタのレジスタ部分はＣで示
される。丸で囲まれた＋１はカウンタのインクリメンタ
部分を表す。このインクリメンタは装置７からの信号（
ＩＤ更新要求信号）９がオンの時にのみ動作する。カウ
ンタは２つのスタックが全部ふさがっても重複ＩＤがで
ないだけの充分な長さを持つようにする。例えばスタッ
ク（１）および（２）が共に４段の容量であるとすれば
最も多くのＩＤを消費するのは両スタックを交互に使用
する場合であり、その場合のＩＤ格納装置の内容は例え
ば表１のようになる。従ってカウンタ（Ｃ）は３ビツト
の幅があれ表１ スタック（１） スタック（２） カウンタば
よい。
破線で囲ったブロックの優先順位判定装置５は図中「比
較」で示された循環検出のための回路と、図中「判定」
で示された実際の優先順位判定回路で構成される。例え
ばスタック（１）の優先順位がスタック（２）よりも高
く、スタック（１）の処理は先着のスタック（２）の処
理を追い越せるが、逆は不可と想定すると表１のような
状態の次に表２のような状態が出現することが考えられ
る。
較」で示された循環検出のための回路と、図中「判定」
で示された実際の優先順位判定回路で構成される。例え
ばスタック（１）の優先順位がスタック（２）よりも高
く、スタック（１）の処理は先着のスタック（２）の処
理を追い越せるが、逆は不可と想定すると表１のような
状態の次に表２のような状態が出現することが考えられ
る。
このような場合に単純に比較するとスタック（１）の０
がスタック（２）の１よりも先着に見えてし表２ スタック（１） スタック（２） カウンタま
うため、カウンタとの比較結果を考慮して判定をする必
要がある。具体的には読み出したＩＤがカウンタ値より
大きな場合比較器が１を出力するように決めると表３の
ような論理関係が得られる。
がスタック（２）の１よりも先着に見えてし表２ スタック（１） スタック（２） カウンタま
うため、カウンタとの比較結果を考慮して判定をする必
要がある。具体的には読み出したＩＤがカウンタ値より
大きな場合比較器が１を出力するように決めると表３の
ような論理関係が得られる。
表３
破線で囲まれた書き込み対象記憶装置７は＋ＳＴＫ Ｓ
ＥＬで示したスタック選択信号（対象指示信号）を保持
しておくため０ＦＦ（フリ、７ブフロ、ンプ）と、ＦＦ
の出力信号と信号＋ＳＴＫ ＳＥＬの不一致を調べるた
めの論理回路で構成される。両信号が不一致の場合は図
中のオア回路の出力の信号がオンになる。またＳＴＫ
ＩＮで示された信号はスタックの対する書き込み要求信
号であり、この信号と先のオア回路の出力信号の論理積
がブロック外に対してＩＤ更新要求信号として出力され
る。信号（−ＣＩ、Ｋ）はクロック信号である。
ＥＬで示したスタック選択信号（対象指示信号）を保持
しておくため０ＦＦ（フリ、７ブフロ、ンプ）と、ＦＦ
の出力信号と信号＋ＳＴＫ ＳＥＬの不一致を調べるた
めの論理回路で構成される。両信号が不一致の場合は図
中のオア回路の出力の信号がオンになる。またＳＴＫ
ＩＮで示された信号はスタックの対する書き込み要求信
号であり、この信号と先のオア回路の出力信号の論理積
がブロック外に対してＩＤ更新要求信号として出力され
る。信号（−ＣＩ、Ｋ）はクロック信号である。
以上のような構成によれば、同じスタックに書き込みが
続く限りは同じ１０が発行され、遅うスタックに書き込
む際には更新されたＩＤが発行される。またＩＤが循環
しても正しく順序関係が再現でき重複も起こらない。
続く限りは同じ１０が発行され、遅うスタックに書き込
む際には更新されたＩＤが発行される。またＩＤが循環
しても正しく順序関係が再現でき重複も起こらない。
本発明によれば、書き込み対象スタックが変わる時だけ
ＩＤを更新するようにして、ＩＤのオーバフローによる
処理抑制の回数を減少し、システム全体のスループット
を向上することができる。
ＩＤを更新するようにして、ＩＤのオーバフローによる
処理抑制の回数を減少し、システム全体のスループット
を向上することができる。
また、スタック数が２である時には適当な桁数の［Ｄ発
生装置を選択することによって、ＩＤオーバフロー検出
装置の省略を可能とし、ハードウェアの簡略化を実現で
きる。
生装置を選択することによって、ＩＤオーバフロー検出
装置の省略を可能とし、ハードウェアの簡略化を実現で
きる。
第１図は、本発明の第１実施例としての複数のＦＩＦＯ
情報格納装置における優先順位管理方式を行う装置のブ
ロック回路図、 第２図は本発明が用いられるシステムのブロック図、 第３図は第２実施例を行う装置のブロック回路図、およ
び 第４図は従来例の装置のブロック回路図である。 図において、 １−１．１〜２．１−３・・・入力情報格納装置、２−
１．２−２．２−３・・・ｉＤ格納装置、３・・・順序
管理ＩＤ発生装置、 ４−１ 、４−２．４−３・・・１０オーバフロー検出
装置、５・・・優先順位判定装置、 ６・・・出力選択装置、 ７・・・書き込み対象記憶装置、 である。
情報格納装置における優先順位管理方式を行う装置のブ
ロック回路図、 第２図は本発明が用いられるシステムのブロック図、 第３図は第２実施例を行う装置のブロック回路図、およ
び 第４図は従来例の装置のブロック回路図である。 図において、 １−１．１〜２．１−３・・・入力情報格納装置、２−
１．２−２．２−３・・・ｉＤ格納装置、３・・・順序
管理ＩＤ発生装置、 ４−１ 、４−２．４−３・・・１０オーバフロー検出
装置、５・・・優先順位判定装置、 ６・・・出力選択装置、 ７・・・書き込み対象記憶装置、 である。
Claims (1)
- 【特許請求の範囲】 １、入力情報信号および書き込み対象指示信号を受けて
、各々情報格納部（１−１、１−２、１−３）および順
位を表すＩＤ格納部（２−１、２−２、２−３）を有す
る少なくとも２個のＦＩＦＯ型記憶装置、 前記書き込み対象指示信号を受け、前記ＩＤを発行し、
前記ＦＩＦＯ型記憶装置のＩＤ格納部へ供給するカウン
タ（３）、 前記各ＦＩＦＯ型記憶装置に対応して設けられ前記カウ
ンタのオーバフローを検出するＩＤオーバフロー検出装
置（４−１、４−２、４−３）、前記ＦＩＦＯ型記憶装
置のＩＤ格納部の出力および前記オーバフロー検出装置
の出力を受けカウンタ（３）がオーバフローしていない
時、所定の優先順位に従って複数個のＦＩＦＯ型記憶装
置の１つの格納情報を決定する優先順位判定装置（５）
、前記優先順位判定装置（５）の出力を受けて、前記１
つの格納情報を選択して出力情報信号として出力する出
力選択装置（６）、および、 前記書き込み対象指示信号を受けて同一のＦＩＦＯ型記
憶装置へ続けて入力指示があった時はカウンタ（３）を
更新しないように制御する書き込み対象記憶装置（７）
を具備する複数のＦＩＦＯ情報格納装置における優先順
位管理方式。 ２、入力情報信号および書き込み対象指示信号を受けて
、各々情報格納部（１−１、１−２）および順位を表す
ＩＤ格納部（２−１、２−２）を有する２個のＦＩＦＯ
型記憶装置、 前記書き込み対象指示信号を受け、前記ＩＤを発行し、
前記ＦＩＦＯ型記憶装置のＩＤ格納部へ供給するカウン
タ（３）、 前記ＦＩＦＯ型記憶装置のＩＤ格納部の出力および前記
カウンタ（３）の出力を受け、所定の優先順位に従って
２個のＦＩＦＯ型記憶装置の１つの格納情報を決定する
優先順位判定装置（５）、 前記優先順位判定装置（５）の出力を受けて前記１つの
格納情報を選択して出力情報信号として出力する出力選
択装置（６）、および 前記書き込み対象指示信号を受けて同一のＦＩＦＯ型記
憶装置へ続けて入力指示があった時はカウンタ（３）を
更新しないように制御する書き込み対象記憶装置（７）
を具備する複数のＦＩＦＯ情報格納装置における優先順
位管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118792A JPH02299053A (ja) | 1989-05-15 | 1989-05-15 | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118792A JPH02299053A (ja) | 1989-05-15 | 1989-05-15 | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299053A true JPH02299053A (ja) | 1990-12-11 |
Family
ID=14745216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118792A Pending JPH02299053A (ja) | 1989-05-15 | 1989-05-15 | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181774A (ja) * | 1991-12-28 | 1993-07-23 | Nec Corp | メッセージ処理装置 |
| JP2010262435A (ja) * | 2009-05-01 | 2010-11-18 | Fujitsu Semiconductor Ltd | 追い越しモードを有するデータバッファ装置 |
-
1989
- 1989-05-15 JP JP1118792A patent/JPH02299053A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181774A (ja) * | 1991-12-28 | 1993-07-23 | Nec Corp | メッセージ処理装置 |
| JP2010262435A (ja) * | 2009-05-01 | 2010-11-18 | Fujitsu Semiconductor Ltd | 追い越しモードを有するデータバッファ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1345125B1 (en) | Dynamic random access memory system with bank conflict avoidance feature | |
| JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| JPS6142049A (ja) | デ−タ処理システム | |
| US6295534B1 (en) | Apparatus for maintaining an ordered list | |
| JPS6235949A (ja) | メモリ−装置 | |
| US5594743A (en) | Fifo buffer system having an error detection and correction device | |
| EP0367995B1 (en) | Vector data transfer controller | |
| JPS5837883A (ja) | メモリ・アドレシング装置 | |
| JPH0628247A (ja) | 動的に再配置されるメモリバンク待ち行列 | |
| JP4240610B2 (ja) | 計算機システム | |
| JPH02299053A (ja) | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 | |
| JP2908331B2 (ja) | リストベクトル処理システム | |
| JP2005235216A (ja) | ダイレクト・メモリ・アクセス制御 | |
| JPH0831076B2 (ja) | 入出力処理装置 | |
| JPS6074074A (ja) | 優先順位制御方式 | |
| JPH0267653A (ja) | ポインタ制御方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPH06103473B2 (ja) | 記憶制御方式 | |
| JPH0376505B2 (ja) | ||
| JPH02299054A (ja) | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 | |
| JPH1124888A (ja) | Ｆｉｆｏメモリ制御装置 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPH04145747A (ja) | 並列信号処理回路 | |
| JPS62205453A (ja) | メモリアクセス制御方式 | |
| JPS63229539A (ja) | メモリアクセス制御装置 |