JPH02302048A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02302048A
JPH02302048A JP1123507A JP12350789A JPH02302048A JP H02302048 A JPH02302048 A JP H02302048A JP 1123507 A JP1123507 A JP 1123507A JP 12350789 A JP12350789 A JP 12350789A JP H02302048 A JPH02302048 A JP H02302048A
Authority
JP
Japan
Prior art keywords
insulating film
electrode pad
semiconductor device
polycrystalline silicon
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1123507A
Other languages
English (en)
Inventor
Takatoshi Taguchi
田口　隆俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP1123507A priority Critical patent/JPH02302048A/ja
Publication of JPH02302048A publication Critical patent/JPH02302048A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装１に関し、特にボンディング電極パッ
ドを有する半導体装置に関する９〔従来の技術〕 従来、この種の半導体装置には、半導体基板上の電子回
路と外部回路をボンディングにより接続するために、ア
ルミニウムのような金属電極パッドを半導体基板上に絶
縁膜を介して設けた構造のものが知られているが、前述
の電極パッドは、特に段差のない平面的構造により設け
られていた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置では、を極バッドが平面的に
形成されているため、ボンディング金属と電極パッドは
平面的に接続される。この時、ボンディング金属と電極
パッド界面の接続強度は界面の接触面積に依存するが、
電極パッドの大きさには制限があり、半導体装置の縮小
化にともない電極パッドの大きさも縮小化され、接触面
積縮小にともなう接続強度の低下が生じ、ボンデイン、
グ金属と電極パッド接続の障害となっていた。従って、
装置の集積度の上昇にともない電極パッド部の接続の信
頼性を確保することができないという欠点がある。
本発明の目的は、集積度を犠牲にすることなく、電極パ
ッド部の接続の信頼性を確保することができる半導体装
置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板上に形成された第１
の絶縁膜及び多結晶シリコン膜と、前記第１の絶縁膜及
び多結晶シリコン膜を被覆して形成された第２の絶縁膜
と、前記第２の絶縁膜に設けられた多数の穴又は溝と、
前記多数の穴又は溝の形成された箇所に設けられた電極
パッドとを含むことを特徴として構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例の主要部を示す半導体チッ
プの平面図、第２区は第１図のＡ−Ａ、線断面図である
。
本実施例はシリコンからなる半導体基板１上に絶縁膜２
を介し、電極パッド下部位置に多結晶シリコン膜３を成
形する。ただしこれらの途中、各種電子回路形成のため
の工程を追加しても良い６その後、数１００ＯＡの絶縁
膜４を成長させ、多結晶シリコン膜３上部に数μｍ角の
穴５をエツチングで開け、その穴ジの上部にアルミニウ
ム電極６を形成する。
図示の状態から更にカバー絶縁膜成長およびパッド部エ
ツチング、さらにボンディング接続により半導体装置の
一部を構成することになる。
第３図は本発明の他の実施例の平面図である。
この第２の実施例は、第１の実施例と異なり、多結晶シ
リコン上絶縁膜のエツチングを格子状の溝型のエツチン
グにしている。断面状態ＢＩ３＋については第２図と同
一である。この実施例ではエツチング面、積が多い分、
結果的に電極パッドとボンディング金属との接触面積が
増大する利点がある。
なお、前記実施例では、絶縁膜のパッド形成部の下には
多結晶シリコン膜が設けられた例について述べたが、こ
れに限定されるものでなく第２の絶縁物と異なる物質で
あればエツチングのとき好都合である。
また、開口部の下に多結晶シリコンがなくても接続の信
頼性の向上したパッドを形成することができる。
〔発明の効果〕
以上説明したように本発明は、電極パッド下部の絶縁膜
に穴または溝を設けることにより、従来のボンディング
金属と電極パッドの接触面積を実効的に大きく取ること
ができ、半導体装置の電極パッド部の接続の信頼性を集
積度を犠牲にすることなく実現できる効果がある。
図面の簡単な説明 第１図は本発明の一実施例の主要部を示す半導体チップ
の平面図、第２図は第１図Ａ−Ａ、線断面図、第３図は
本発明の他の実施例の平面図である。
１・・・半導体基板、２・・・第１の絶縁膜、３・・・
多結晶シリコン膜、４・・・第２の絶縁膜、５・・・穴
又は溝、６・・・アルミニウム電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された第１の絶縁膜及び多結晶シリ
    コン膜と、前記第１の絶縁膜及び多結晶シリコン膜を被
    覆して形成された第２の絶縁膜と、前記第２の絶縁膜に
    設けられた多数の穴又は溝と、前記多数の穴又は溝の形
    成された箇所に設けられた電極パッドとを含むことを特
    徴とする半導体装置。
JP1123507A 1989-05-16 1989-05-16 半導体装置 Pending JPH02302048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1123507A JPH02302048A (ja) 1989-05-16 1989-05-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1123507A JPH02302048A (ja) 1989-05-16 1989-05-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH02302048A true JPH02302048A (ja) 1990-12-14

Family

ID=14862331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1123507A Pending JPH02302048A (ja) 1989-05-16 1989-05-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH02302048A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227030A (ja) * 1987-03-17 1988-09-21 Matsushita Electronics Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227030A (ja) * 1987-03-17 1988-09-21 Matsushita Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5309025A (en) Semiconductor bond pad structure and method
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
JPH05343468A (ja) 半導体装置
US4797723A (en) Stacked semiconductor device
JPH0519982B2 (ja)
JPH02302048A (ja) 半導体装置
JP2914409B2 (ja) 半導体素子
JPH0526738Y2 (ja)
JPS63161634A (ja) 半導体集積回路装置
JPH04162652A (ja) 半導体装置
JPH0396243A (ja) 半導体集積回路装置
KR100267517B1 (ko) 반도체 장치에서 내부 단자를 전극에 접합시키는 구조
JPS63124540A (ja) 半導体装置
JPS6367756A (ja) 混成集積回路装置
JPH0222855A (ja) 半導体装置
JPS63237552A (ja) 半導体装置
JPH03136351A (ja) 半導体集積回路
JPH01238099A (ja) 混成集積回路装置
JPH0357252A (ja) 樹脂封止型半導体装置
JPS62237746A (ja) 半導体集積回路
JPS5969933A (ja) 半導体装置の製造方法
JPH01318239A (ja) 半導体集積回路
JPH09283617A (ja) 半導体装置およびその製造方法
JPH0342840A (ja) 半導体装置
JPH02268458A (ja) モールド封止型半導体集積回路