JPS62237746A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62237746A JPS62237746A JP7913686A JP7913686A JPS62237746A JP S62237746 A JPS62237746 A JP S62237746A JP 7913686 A JP7913686 A JP 7913686A JP 7913686 A JP7913686 A JP 7913686A JP S62237746 A JPS62237746 A JP S62237746A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- width
- substrate
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
集積回路の素子が形成された半導体基板上に設けられる
電源配線において、 基板表面に設けられた溝に沿って該溝を埋込み該溝より
幅の広い配線とすることにより、配線の形成面から盛り
上がる高さを大きくすることなく幅を小さくさせたもの
である。
電源配線において、 基板表面に設けられた溝に沿って該溝を埋込み該溝より
幅の広い配線とすることにより、配線の形成面から盛り
上がる高さを大きくすることなく幅を小さくさせたもの
である。
本発明は、半導体集積回路に係り、特に基板上に設けら
れる電源配線の構造に関す。
れる電源配線の構造に関す。
電子計算機などの高速化に伴い、それに使用される半導
体集積回路（ＩＣ）例えば、ＨＥ Ｍ Ｔ、ＧａＡｓＭ
Ｅ Ｓ Ｆ Ｅ Ｔ、 Ｓｔバイポーラトランジスタ
などを組み込み高速性を目指すＩＣでは、消費電力の増
大が避けられず電源配線の抵抗を低減させる必要がある
。
体集積回路（ＩＣ）例えば、ＨＥ Ｍ Ｔ、ＧａＡｓＭ
Ｅ Ｓ Ｆ Ｅ Ｔ、 Ｓｔバイポーラトランジスタ
などを組み込み高速性を目指すＩＣでは、消費電力の増
大が避けられず電源配線の抵抗を低減させる必要がある
。
〔従来の技術と発明が解決しようとする問題点〕第２図
はＩＣにおける従来の電源配線構造を示す側断面図であ
る。
はＩＣにおける従来の電源配線構造を示す側断面図であ
る。
同図において、ｌはＩＣの回路を構成する素子が形成さ
れたガリウム砒素（ＧａＡｓ）またはシリコン（Ｓｉ）
などの半導体基板、２は例えば金（Ａｕ）またはアルミ
ニウム（Ａ１）などの金属からなり基板１上に設けられ
て上記素子への電源供給を行う電源配線、３は金属ｌと
配線２との間を絶縁する二酸化シリコン（ＳｉＯ２）な
どの絶縁膜、である。
れたガリウム砒素（ＧａＡｓ）またはシリコン（Ｓｉ）
などの半導体基板、２は例えば金（Ａｕ）またはアルミ
ニウム（Ａ１）などの金属からなり基板１上に設けられ
て上記素子への電源供給を行う電源配線、３は金属ｌと
配線２との間を絶縁する二酸化シリコン（ＳｉＯ２）な
どの絶縁膜、である。
配線２は、絶縁膜３上に載って帯状で平板形状の構造を
なし、その厚さは例えば０．５〜１μｍ程度であり、幅
は通電に支障のない抵抗が得られるように通電する電流
の大きさに応じて決定されている。
なし、その厚さは例えば０．５〜１μｍ程度であり、幅
は通電に支障のない抵抗が得られるように通電する電流
の大きさに応じて決定されている。
従って配線２は、上記電源供給に供せられるためその幅
が大きなものとなり、先に述べた高速性を目指すＩＣで
は５０〜１００μｍ程度に及ぶことがある。
が大きなものとなり、先に述べた高速性を目指すＩＣで
は５０〜１００μｍ程度に及ぶことがある。
そしてこのようになると、電源配線２のみで占める面積
でさえ基板１において素子が占める面積より太き（なる
と言う事態が発生し、ＩＣを構成するＩＣチップを大型
にせざるを得なくなる問題となる。
でさえ基板１において素子が占める面積より太き（なる
と言う事態が発生し、ＩＣを構成するＩＣチップを大型
にせざるを得なくなる問題となる。
このような配線２の幅を小さくする方策として、その断
面積を確保すべく厚さを大きくすることが考えられるが
、この厚さは絶縁ｌｌｌ１！３の面から盛り上がる高さ
になるので、配線２上を覆う絶縁膜の形成などの点から
成る程度以上に大きくするのは望ましくない。
面積を確保すべく厚さを大きくすることが考えられるが
、この厚さは絶縁ｌｌｌ１！３の面から盛り上がる高さ
になるので、配線２上を覆う絶縁膜の形成などの点から
成る程度以上に大きくするのは望ましくない。
〔問題点を解決するための手段〕
上記問題点は、基板表面に溝が設けられ、線溝の内面お
よび該基板表面上に絶縁膜が設けられ、該絶縁股上に線
溝に沿って線溝を埋込み線溝より幅の広い電源配線構造
にする本発明によって解決される。
よび該基板表面上に絶縁膜が設けられ、該絶縁股上に線
溝に沿って線溝を埋込み線溝より幅の広い電源配線構造
にする本発明によって解決される。
半導体が大型になる前述の問題は、基板において素子が
占める面積より配線が占める面積が大きくなることに起
因している。
占める面積より配線が占める面積が大きくなることに起
因している。
従って基板には素子が形成されない領域が存在する。こ
のことから、その領域に上記溝を配置出来るように素子
を配列することにより、上記構造の電源配線を設けるこ
とが可能である。
のことから、その領域に上記溝を配置出来るように素子
を配列することにより、上記構造の電源配線を設けるこ
とが可能である。
そしてこの配線は、抵抗を従来の相当する配線と等しく
即ち断面積を等しくした場合、配線の形成面から即ち基
板上面にある絶縁膜の面から盛り上がる高さが同じであ
っても幅が従来配線より小さくなり、当該ｒｃチップの
大きさを従来より小型にさせることが可能になる。
即ち断面積を等しくした場合、配線の形成面から即ち基
板上面にある絶縁膜の面から盛り上がる高さが同じであ
っても幅が従来配線より小さくなり、当該ｒｃチップの
大きさを従来より小型にさせることが可能になる。
以下本発明の実施例について第１図の側断面図により説
明する。企図を通じ同一符号は同一対象物を示す。
明する。企図を通じ同一符号は同一対象物を示す。
同図において、４が従来の電源配線２に相当する電源配
線である。
線である。
配線４は、従来構造に相当する盛り上がり部分４ａと盛
り−Ｆがり部分４ａの幅より内側の幅で基板１に形成さ
れた溝１ａの部分を埋込んだ埋込み部分４ｂとが一体に
なった断面形状で溝１ａに沿った構造をなしている。言
うまでもなく溝１ａ部分においても絶縁膜３が基板ｌと
配線４との間を絶縁している。
り−Ｆがり部分４ａの幅より内側の幅で基板１に形成さ
れた溝１ａの部分を埋込んだ埋込み部分４ｂとが一体に
なった断面形状で溝１ａに沿った構造をなしている。言
うまでもなく溝１ａ部分においても絶縁膜３が基板ｌと
配線４との間を絶縁している。
従って、配線４の断面積が盛す−ヒがり部分４ａの断面
積と埋込み部分４ｂの断面積との和になることから、配
線４の断面積を従来配線２と等しくした際に、配線４の
幅即ち盛り上がり部分４ａの幅は従来配線２より小さく
なる。
積と埋込み部分４ｂの断面積との和になることから、配
線４の断面積を従来配線２と等しくした際に、配線４の
幅即ち盛り上がり部分４ａの幅は従来配線２より小さく
なる。
例えば、従来配線２の幅が８０μｍ厚さが１μｍの場合
、埋込み部分４ｂの幅を２０μｍ厚さを２μｍにすると
、盛り上がり部分４ａの厚さが１μｍであっても、配線
４の幅が従来配線２の１／２である４０μｍになると言
った具合である。
、埋込み部分４ｂの幅を２０μｍ厚さを２μｍにすると
、盛り上がり部分４ａの厚さが１μｍであっても、配線
４の幅が従来配線２の１／２である４０μｍになると言
った具合である。
一方１ｃチップにおいて、通常、埋込み部分４ｂが設け
られる処には素子を設けることが出来ないので、配線４
の寸法は、ＩＣチップのレイアウト設計の際に素子の配
列を勘案しながら決定すれば良い。
られる処には素子を設けることが出来ないので、配線４
の寸法は、ＩＣチップのレイアウト設計の際に素子の配
列を勘案しながら決定すれば良い。
このことから本電源配線構造は、ＩＣチップにおいて、
従来構造の電源配線２にした際その幅が素子の配列され
ない領域を増大させる程に大きくなる場合を対象に通用
するのが有効であり、幅が小さくなった分に応じてＩＣ
チップを小型にすることが出来る。然も盛り上がり部分
４ａの厚さが従来配線２より大きくする必要がないので
、配線４を覆う絶縁膜の形成などの点においても従来配
線２の場合と変わることがない。
従来構造の電源配線２にした際その幅が素子の配列され
ない領域を増大させる程に大きくなる場合を対象に通用
するのが有効であり、幅が小さくなった分に応じてＩＣ
チップを小型にすることが出来る。然も盛り上がり部分
４ａの厚さが従来配線２より大きくする必要がないので
、配線４を覆う絶縁膜の形成などの点においても従来配
線２の場合と変わることがない。
この電源配線４は、次のようにして製造することが出来
る。
る。
即ち、基板１に溝１ａを形成した後に絶１を膜３を形成
し、その上に配線４の材料を盛す−ヒがり部分４ａの表
面高さが確保されるまで通常の方法で堆積し、その後バ
ターニングすれば良い。パターニングにはりフトオフ法
を用いても良い。
し、その上に配線４の材料を盛す−ヒがり部分４ａの表
面高さが確保されるまで通常の方法で堆積し、その後バ
ターニングすれば良い。パターニングにはりフトオフ法
を用いても良い。
この際盛り上がり部分４ａの両側部が所望の厚さより大
きくなる場合には、上にレジストを塗布してからりアク
ティブイオンエツチング（ＲＩ Ｅ）などにより厚過ぎ
る部分を除去して平坦化すれば良く、上記堆積を二度に
分けその都度バターニングすることにより埋込み部分４
ｂを形成した上に盛り上がり部分４ａを形成しても艮い
。
きくなる場合には、上にレジストを塗布してからりアク
ティブイオンエツチング（ＲＩ Ｅ）などにより厚過ぎ
る部分を除去して平坦化すれば良く、上記堆積を二度に
分けその都度バターニングすることにより埋込み部分４
ｂを形成した上に盛り上がり部分４ａを形成しても艮い
。
以上説明したように本発明の構成によれば、集積回路の
素子が形成された半導体基板上に設けられる電源配線に
おいて、配線の形成面から盛り上がる高さを大きくする
ことなく幅を小さくすることが出来て、例えば高速性を
目指すＩＣのチップの小型化を可能にさせる効果がある
。
素子が形成された半導体基板上に設けられる電源配線に
おいて、配線の形成面から盛り上がる高さを大きくする
ことなく幅を小さくすることが出来て、例えば高速性を
目指すＩＣのチップの小型化を可能にさせる効果がある
。
第１図は本発明実施例を示す側断面図、第２図は従来の
配線構造を示す側断面図、である。 図において、 ｌは基板、 １ａは溝、 ２．４は電源配線、 ３は絶縁膜、 ４ａは４の盛り上がり部分、 ４ｂは４の埋込み部分、 である。
配線構造を示す側断面図、である。 図において、 ｌは基板、 １ａは溝、 ２．４は電源配線、 ３は絶縁膜、 ４ａは４の盛り上がり部分、 ４ｂは４の埋込み部分、 である。
Claims (1)
- 集積回路の素子が形成された半導体基板表面に溝が設け
られ、該溝の内面および該基板表面上に絶縁膜が設けら
れ、該絶縁膜上に該溝に沿って該溝を埋込み該溝より幅
の広い電源配線が形成されてなることを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7913686A JPS62237746A (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7913686A JPS62237746A (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237746A true JPS62237746A (ja) | 1987-10-17 |
Family
ID=13681535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7913686A Pending JPS62237746A (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473638A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor integrated circuit device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353989A (en) * | 1976-10-26 | 1978-05-16 | Nec Corp | Production of semiconductor device |
| JPS5367386A (en) * | 1976-11-27 | 1978-06-15 | Nec Corp | Semiconductor device |
| JPS6276535A (ja) * | 1985-09-28 | 1987-04-08 | Nippon Gakki Seizo Kk | 半導体装置 |
-
1986
- 1986-04-08 JP JP7913686A patent/JPS62237746A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353989A (en) * | 1976-10-26 | 1978-05-16 | Nec Corp | Production of semiconductor device |
| JPS5367386A (en) * | 1976-11-27 | 1978-06-15 | Nec Corp | Semiconductor device |
| JPS6276535A (ja) * | 1985-09-28 | 1987-04-08 | Nippon Gakki Seizo Kk | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473638A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| JPS62237746A (ja) | 半導体集積回路 | |
| JPH01262654A (ja) | 半導体装置 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| JPH0526738Y2 (ja) | ||
| JP2001257317A (ja) | 半導体集積回路装置 | |
| JPS6113383B2 (ja) | ||
| JP3064476B2 (ja) | 半導体装置 | |
| JPH04249325A (ja) | 半導体集積回路 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH04162652A (ja) | 半導体装置 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPH04177871A (ja) | 半導体集積回路 | |
| JP2000349243A (ja) | 半導体集積回路 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH02113554A (ja) | 半導体集積回路の配線構造 | |
| JPS61168936A (ja) | 配線 | |
| JPS6163061A (ja) | 半導体装置 | |
| JPS63299143A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0693455B2 (ja) | 半導体集積回路 | |
| JPS58178570A (ja) | 半導体装置 |