JPH0240927A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0240927A
JPH0240927A JP63191328A JP19132888A JPH0240927A JP H0240927 A JPH0240927 A JP H0240927A JP 63191328 A JP63191328 A JP 63191328A JP 19132888 A JP19132888 A JP 19132888A JP H0240927 A JPH0240927 A JP H0240927A
Authority
JP
Japan
Prior art keywords
terminal
pad
semiconductor
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63191328A
Other languages
English (en)
Inventor
Shigemitsu Nakamura
中村　重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63191328A priority Critical patent/JPH0240927A/ja
Publication of JPH0240927A publication Critical patent/JPH0240927A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はケースに搭載された半導体チップの接地ＧＮＤ
端子及び電源■。Ｃ端子と、ケースの周囲に設けられた
リードとのボンディング接続を改良した半導体装置に関
する。
［従来の技術］ 従来の半導体記憶回路装置においては、第２図に示すよ
うにケース１の周縁部にリード２が設けられており、ケ
ース１に搭載された半導体チップ３上のパッド４．４ａ
、４ｂと各リード２とは夫々ワイヤ５．５ａ、５ｂによ
りボンディング接続されている。
リード２のうち、例えば、Ｎ［Ｌ　１乃至１１及びＮｎ
。
１３乃至２３（Ｎａは図の周囲に記載）のリードは信号
端子用のものであり、阻１２のリードはＧＮＤ端子用、
Ｎｕ、　２４のリードは■ｃｏ端子用のものである。
一方、半導体チップ３に設けられたパッド４は信号端子
用のものであり、パッド４ａ及び４ｂは夫々ＶＣＣ端子
用及びＧＮＤ端子用のものであって、いずれも同じ大き
さに形成されている。
而して、ＧＮＤ端子及びＶＣＣ端子に大きな電流を流す
と、ボンディングワイヤが切断されてしまうため、ＶＣ
Ｃ端子用のパッド４ａとリード２（Ｎ［Ｌ２４）とを接
続するワイヤ５ａ及びＧＮＤ端子用のパッド４ｂとリー
ド２（Ｎ［ｉ、１２）を接続するワイヤ５ｂとしては、
複数本のワイヤを束ねた東線か、又は線径が太いワイヤ
を使用している。
［発明が解決しようとする課題］ しかしながら、この従来の半導体装置においては、ＶＣ
Ｃ端子及びＧＮＤ端子用のワイヤ５ａ、５ｂが複数本の
素線からなる東線か、又は大径のワイヤであったため、
ボンディングされた状態でパッド４ａ、４ｂに無理な力
が加わりやすく、このような力が加わるとチップ３が破
損してしまうという欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
ワイヤボンディング接合部を強化することができ、半導
体チップの破損を防止することができる半導体装置を提
供することを目的とする。
［課題を解決するための手段］ 本発明に係る半導体装置は、ケースに搭載された半導体
チップの接地ＧＮＤ端子及び電源■。。端子用のパッド
サイズが、半導体の電流容量に応じて、他の信号端子の
パッドサイズより大きいことを特徴とする。
［作用］ 本発明においては、パッドサイズが接地ＧＮＤ端子及び
電源ＶＣＣ端子用のものと、他の信号端子用のものとで
異なる。
即ち、ＧＮＤ−Ｖｃｃ端子用パッドは信号端子用パッド
よりも半導体の電流容量に応じて大きく形成されている
。これにより、ＧＮＤ−Ｖｃｃ端子のワイヤボンディン
グ接合部が強化されるので、ＧＮＤ・ＶＣＣ端子用に大
径のボンディングワイヤを使用しても、チップが破損し
たりすることはない。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明の実施例に係る半導体装置を示す平面図
である。第１図において、第２図と同一物には同一符号
を付しである。
半導体チップ３の周縁部には、その２隅部に、電源Ｖｃ
ｃ用のパッド６ａと、接地ＧＮＤ用のパッド６ｂとが設
けられている。その他の周縁部には、信号端子用の複数
個のパッド４が相互に適長間隔をおいて配列されている
。
そして、ケース１の縁部に設けられたリード２と各パッ
ド４及びパッド６ａ、６ｂとは、夫々細径のワイヤ５及
び太径のワイヤ５ａ、５ｂによりボンディング接続され
ている。
而して、本実施例においては、電源ＶＣＣ端子用のパッ
ド６ａと、接地ＧＮＤ端子用のパッド６ｂは、半導体の
電流容量に応じて、他の信号端子用パッド４よりも大き
く、即ち大面積に形成されている。
このように構成される半導体装置においては、半導体の
電流容量に応じて、ＧＮＤ・ＶＣＣ端子用のボンディン
グワイヤ５ａ、５ｂを太径のワイヤにするか又は複数本
のワイヤを束ねた東線にすると共に、その半導体チップ
３のパッド６ａ、６ｂも大きなサイズのものにしている
。このため、この接合部が強化され、このパッド６ａ、
６ｂに大径等のワイヤ５ａ、５ｂをボンディングしても
、パッド６ａ、６ｂに無理な力が加わってチップ３を破
損させてしまうということがない。このため、電流容量
が大きな半導体装置についても、チップの破損が生じる
ことがなく、確実にワイヤボンディングすることができ
る。
［発明の効果］ 以上説明したように、本発明によれば、半導体チップ上
の接地ＧＮＤ端子及び電源ＶＣＣ端子のパッドを半導体
の電流容量に応じて他の信号端子用パッドよりも大きく
したから、ワイヤボンディング接合部が強化され、チッ
プの破損等によるボンディング不良が回避される。この
ように本発明は半導体装置の歩留向上に著しい貢献をな
す。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体装置を示す平面図
、第２図は従来の半導体装置を示す平面図である。 １；ケース、２；リード、３；半導体チップ、４．４ａ
、４ｂ　；パッド、５．５ａ、５ｂ；ワイヤ、６ａ、６
ｂ；大きなパッド

Claims (1)

    【特許請求の範囲】
  1. （１）ケースに搭載された半導体チップの接地ＧＮＤ端
    子及び電源Ｖｃｃ端子用のパッドサイズが、半導体の電
    流容量に応じて、他の信号端子のパッドサイズより大き
    いことを特徴とする半導体装置。
JP63191328A 1988-07-30 1988-07-30 半導体装置 Pending JPH0240927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191328A JPH0240927A (ja) 1988-07-30 1988-07-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191328A JPH0240927A (ja) 1988-07-30 1988-07-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH0240927A true JPH0240927A (ja) 1990-02-09

Family

ID=16272726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191328A Pending JPH0240927A (ja) 1988-07-30 1988-07-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0240927A (ja)

Similar Documents

Publication Publication Date Title
US6576987B2 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
EP0538003B1 (en) Method of manufacturing inversion type ICs and IC module using same
EP0265927A2 (en) Wire stacked bonding method
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JPH04196263A (ja) 半導体集積回路
JPH0240927A (ja) 半導体装置
JP2868630B2 (ja) 半導体パッケージの実装構造
JPS6185832A (ja) ワイヤボンデイング方法
JPH03225932A (ja) Ｉｃチップ
JPS6022327A (ja) 半導体装置
JPH0362564A (ja) 半導体装置
JPH0234960A (ja) 半導体装置及びその形成方法
JP2919265B2 (ja) 半導体装置
JPS6352498A (ja) 電子装置
JPS62205636A (ja) 半導体装置の製造方法
JPS60261146A (ja) 半導体装置の内部リ−ド部
JPH01319972A (ja) 樹脂封止型半導体装置
JPS62219936A (ja) 電子素子
JPH04112561A (ja) 半導体素子
JPS61269349A (ja) リ−ドフレ−ム
JPH02112242A (ja) 半導体装置
JPS6079733A (ja) 半導体装置
JPH04180640A (ja) 半導体素子の配線方法
JPS63153832A (ja) 半導体装置のワイヤボンデイング構造
JPH03181149A (ja) 半導体集積回路装置