JPH0242694B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、車両速度を所望する目標の設定速度
にて走行ならしめる車両用定速走行装置の、速度
の設定、記憶、解除に関する速度制御装置に関す
る。

通常この種の装置は、現行の車両速度をパルス
数として検出し、そのパルス数に比例するアナロ
グ電圧を車速信号として得る。ドライバは所望の
車両速度に到達した時、定速走行セツトスイツチ
を操作してその時点の車速信号を記憶回路にセツ
ト（記憶）する。速度制御装置はセツトされた車
速信号を比較回路の一方の基準電圧として、それ
と現行の車両速度との差に基づいて、その差が零
となる方向にスロツトルバルブの開度を調節す
る。

この種の装置においては、車両の定速走行中に
ドライバが定速走行セツトスイツチを押し続け
て、セツトスイツチを閉とし続けると、車速がし
だいに降下し、セツトスイツチを開とした瞬間の
車両速度を改めて記憶し定速走行に移る、いわゆ
る減速セツト機能を有している。さらには、定速
走行中にドライバがセツトスイツチを一瞬作動さ
せると、車両の速度がわずかに上昇する、いわゆ
るタツプアツプ機能を有しているものがある。こ
の様に、セツトスイツチを押し続ければ減速、一
瞬作動させれば増速が可能である。

ところが、このタツプアツプ機能では、一回の
車速増加量は１〜５Km／ｈとわずかであるため、
車速を大幅に増加するためには、セツトスイツチ
を繰り返し作動させなければならず、操作が煩雑
になり、また希望車速に達するまでの時間もかか
るという欠点があつた。

ところで一般に、車両用定速走行装置は危険防
止等のために、定速走行がセツトされていてもブ
レーキが操作されると自動的に定速走行が解除さ
れるようになつている。そこで、その後再度車速
を記憶していた目標車速に復帰させるために、リ
ジユームスイツチを備えているものがある。

本発明は、定速走行中の増速機能を前記リジユ
ームスイツチに兼ね備えることにより、増速操作
を簡単にすることを目的とする。

上記目的を達成するために、リジユームスイツ
チ操作時の車両速度が設定車速と所定値以上離れ
ている場合は設定車速に復帰するリジユーム機能
を果し、前記所定値以内の場合は加速信号を発生
する加速機能の動作をすることを構成の要旨とす
る。

上記構成とすることにより、ドライバがリジユ
ームスイツチを一度押すだけで、リジユーム操作
と加速操作とを自動的に判断して機能を果たし、
操作が簡単となり初期の目的が達成される。

ここで、リジユーム操作は定速走行を解除し車
両速度が一般的であり、また加速操作は定速走行
中に行なわれるため、車両速度は設定速度に近い
状態であるのが一般的である。

加えて、本発明によれば、従来の装置にわずか
の構成要素を付加するだけで実施でき、実用上優
れた効果を奏する。

以下、図面を参照して本発明の一実施例を説明
する。車輪のスピードメータケーブルと同一速度
で回転する永久磁石（図示せず）により開閉する
リードスイツチ１０から得られる車速信号の周波
数は、FV変換回路（周波数−電圧変換回路）２
０により、周波数に対応した電圧に変換される。

３０は、FV変換回路２０からの車速電圧信号
（実車速信号）Vvに対応する電圧をセツトスイツ
チSW₁の操作により記憶し、その記憶を行なつた
時のある電圧を中心として車速電圧信号Vvとと
もに変化する記憶電圧信号V_Mを出力する記憶回
路（目標車速記憶手段）３０である。この記憶回
路３０は、入力抵抗R₅、記憶用コンデンサC₁、
インピーダンス変換用FET F₂のドレインが定電
圧Vccに、ソースは抵抗R₆を介してアースされて
いる。F₁はアナログスイツチ用FETで、ドレイ
ンはインピーダンス変換用FET F₂のゲートに接
続され、ソースには定電圧Vccを抵抗R₃，R₄で
分圧した電圧が印加されている。FET F₁のゲー
トは抵抗R₂を介して定電圧Vccとトランジスタ
T₁のコレクタに接続されている。このトランジ
スタT₁のベースは抵抗R₁を介して定電圧Vccに
接続されるとともに、セツトスイツチSW₁にダイ
オードD₁を介して接続されている。

４０は比較回路で、コンパレータCMの反転入
力端（−）には記憶電圧信号V_Mが印加され、CM
の非反転入力端子（＋）には定電圧Vccを抵抗
R₇，R₈で分圧した比較電圧Vxが印加されてい
る。CMの出力端は、バキユームアクチユエータ
５０のコントロールソレノイドSL₁を駆動するパ
ワーアンプ６０に接続されている。さらに、CM
の出力端は抵抗R₉を介して定電圧Vccに接続され
るとともに、抵抗R₁₀を介して積分用コンデンサ
C₂に接続されている。積分用コンデンサC₂と抵
抗R₁₀との接続点は抵抗R₁₁を介して記憶回路３
０の記憶用コンデンサC₁の入力側に接続されて
いる。

７０は定速走行の設定・解除の状態を保持する
フリツプフロツプ回路であり、入力端はセツトス
イツチSW₁、リジユームスイツチSW₂、キヤンセ
ルスイツチSW₃に接続され、ナンドゲート７１の
出力端がコンパレータCMの非反転入力端および
積分用コンデンサC₂にそれぞれダイオードD₅，
D₆を介して接続され、もう１つのナンドゲート
７２の出力端がパワーアンプ８０を介して、バキ
ユームアクチユエータ５０のリリースソレノイド
SL₂に接続されている。

９０は加速信号発生回路で、リジユームスイツ
チSW₂は、遅延回路９１およびインバータ・ゲー
ト９２を介してナンド・ゲート９３の一方の入力
端に接続されている。コンパレータ９４の反転入
力端子（−）はコンデンサC₂に接続され、非反
転入力端子（＋）は定電圧Vccを抵抗R₁₂，R₁₃で
分圧した電圧Vyが接続されている。このコンパ
レータ９４の出力はナンド・ゲート９３の他方の
入力端に接続され、ナンド・ゲート９３の出力端
はダイオードD₂，D₃を介してトランジスタT₁お
よびコンデンサC₂に接続されている。

１００は安全回路用オア・ゲートで入力端はリ
ジユームスイツチSW₂およびキヤンセルスイツチ
SW₂およびキヤンセルスイツチSW₃とそれぞれ接
続され、出力端は一方の入力端にフイードバツク
されている。

上記の如き構成において、次に作用について説
明する。

リードスイツチ１０の開閉くりかえし数、すな
わち車速信号の周波数は、FV変換回路２０によ
り周波数に対応した電圧に変換され、車速電圧信
号Vvとして出力される。

さて、車速を記憶するとき、セツトスイツチ
SW₁を閉じて記憶指示信号が印加されると、トラ
ンジスタT₁がオフし、FET F₁のゲート電位が上
がり、FET F₁のドレイン−ソース間が導通す
る。その結果、定電圧Vccを抵抗R₃，R₄で分圧
したソース電圧がコンデンサC₁とFET F₂のゲー
トに印加されることとなる。このソース電圧を基
準電圧Vrとすると、コンデンサC₁の他端には車
速電圧Vvが印加されているので、コンデンサC₁
には端子間の電位差｜Vv−Vr｜に相当する電荷
が蓄積される。記憶指示信号を取り去ると、
FET F₁が再びオフし、FET F₂の入力インピー
ダンスが高いので、そのゲートと接続されたコン
デンサC₁の一端がフローテイング状態となり、
コンデンサC₁の電荷は記憶指示信号を取り去る
直前の電荷に保持され、この時の車速電圧Vv＝
Vv₀とすれば、コンデンサC₁の電位差Ｖはそのと
きの｜Vv₀−Vr｜に保持される。従つて、FET
F₂のゲートには、Vv＋Ｖ（Vv＋｜Vv₀−Vr｜）
の電圧が印加され、それに対応する電圧がFET
F₂のソース端から記憶電圧V_Mとして出力される。
記憶直後の記憶電圧をV_M0とすれば、記憶電圧
V_Mは、電圧V_M0を中心として、車速が上昇すれ
ば高くなり車速が低下すれば低くなる。

比較回路４０は、コンパレータCMの非反転入
力端子（＋）に、定電圧Vccを抵抗R₇，R₈で分
圧した所定の電圧Vxが印加されている。また、
反転入力端子（−）には、前記記憶電圧V_Mが印
加されている。従つて、コンパレータCMの出力
は、V_M＜Vxのとき“Ｈ”レベル、V_M＞Vxのと
き“Ｌ”レベルになる。この出力を受けてパワー
アンプ６０は、出力が“Ｈ”レベルのときにオン
し、“Ｌ”レベルのときにオフとなる。

ここで、抵抗R₇，R₈による分圧電圧Vxを前述
した抵抗R₃，R₄による基準電圧Vrより少し高め
に設定して、記憶直後の電圧V_Mに対し分圧電圧
Vxが少し高めになるようにし、パワーアンプ６
０が記憶直後、“オン”になる様にバイアスして
おく。

このため、パワーアンプ６０がオンになりバキ
ユームアクチユエータ５０のコントロールソレノ
イドSL₁に通電し、スロツトルバルブ（図示せ
ず）を開方向に作動する。なお、バキユームアク
チユエータ５０はスロツトルバルブの開度がコン
トロールソレノイドSL₁への通電時間により決ま
る様に構成されている。

次に、コンパレータCMの出力は抵抗R₁₀およ
びコンデンサC₂により積分され、その出力を抵
抗R₁₁を介して、記憶回路の記憶用コンデンサC₁
にフイードバツクされている。このフイードバツ
クにより、例えば車速が下がり、コントロールソ
レノイドSL₁に通電中は積分用コンデンサC₂の電
圧が徐徐に上昇し、この電圧を抵抗R₁₁を介して
実車速である車速電圧Vvに加えて、記憶用コン
デンサC₁に印加するので、車速電圧Vvが目標速
度である記憶電圧V_Mに達する前にあたかも車速
が上昇したという信号が出されることになり、加
速がおさえられるので目標速度以上に加速しすぎ
るとがない。逆に車速が上がりすぎた場合は、コ
ンパレータCMの出力がＬとなるので、コントロ
ールソレノイドSL₁は非通電となり、スロツトル
バルブは閉方向に作動するが、コンデンサC₂の
積分電圧も下げられるので、車速が目標速度まで
下がる前にあたかも目標速度まで下がつたという
信号となり減速のしすぎを防止する。なお、この
積分用コンデンサC₂の電荷はセツトスイツチ
SW₁が閉となつた時に、ダイオードD₇を通じて
放電される。

また、FV変換回路２０の出力である車速電圧
信号Vvにはリツプルが乗ること及びフイードバ
ツク信号にもコンパレータCMのオン、オフ信号
によるリツプルが乗ることから、コンパレータ
CMの出力はすばやく“Ｈ”，“Ｌ”をくりかえす
制御、すなわちデユテイ制御されている。

フイリツプフロツプ回路７０は、通常時はナン
ドゲート７１の出力端が“Ｈ”レベルに、ナンド
ゲート７２の出力端が“Ｌ”レベルに保持されて
いる。この時キヤンセルスイツチSW₃が閉となる
と、状態が反転し、ナンドゲート７１の出力端が
“Ｌ”レベルに、ナンドゲート７２の出力端が
“Ｈ”レベルとなり、コンパレータCMの非反転
入力端を“Ｌ”レベルとするとともに、積分用コ
ンデンサC₂の電荷を放電する。さらに、パワー
アンプ８０をオンとし、リリースソレノイドSL₂
に通電し、スロツトルバルブをリリースする。こ
のことにより、定速走行が解除される。その後、
再び解除前の速度で定速走行したい場合は、リジ
ユームスイツチSW₂を閉じればナンドゲート７１
の出力を“Ｈ”、ナンドゲート７２の出力を“Ｌ”
として、リリースソレノイドSL₂の通電をオフと
するとともにコンパレータCMに基準電圧Vxを
印加して車両速度を解除前の速度に維持する。ま
た、新たな設定車速で定速走行したい場合は、セ
ツトスイツチSW₁を再度閉として記憶電圧V_Mを
変更すれば良い。

次に、前記リジユームスイツチSW₂を閉とする
と、その“Ｌ”レベル信号は加速信号発生回路９
０に入力される。この“Ｌ”レベル信号は遅延回
路９１を介してインバータ９２に入力されて、
“Ｈ”レベル信号としてナンドゲート９３に入力
される。さてこの時、コンパレータ９４は定電圧
Vccを抵抗R₁₂，R₁₃で分圧した電圧Vyとコンデ
ンサC₂の端子電圧とを比較している。

ここで前述したように、コンパレータCMはデ
ユテイ制御をしているため、その出力は“Ｈ”，
“Ｌ”をすばやく繰り返す制御をし、その時間比
は車両速度が下がると“Ｈ”の時間が“Ｌ”の時
間より長くなる。従つて、このデユテイに応答し
てコンデンサC₂にかかる積分電圧は、車両速度
が設定速度より下がる程大きくなる。この積分電
圧がコンパレータ９４の反転入力端子（−）に入
力される。

ゆえに、この積分電圧が分圧電圧Vyより低い
場合（車両速度が設定速度に近い場合）はコンパ
レータ９４の出力は“Ｈ”レベルとなり、高い場
合（車両速度が設定速度より離れている場合）は
コンパレータ９４の出力は“Ｌ”レベルとなる。
よつて、ナンドゲート９３の出力は、車両速度が
設定速度より離れている場合のみ“Ｌ”レベルと
なり、この信号によりダイオードD₂，D₃を介し
てトランジスタT₁をオフとし、コンデンサC₂を
放電する。

従つて、FET F₁がオンして、FET F₂のベー
スには基準電圧Vrが印加され、ソース電圧V_Mが
Vrと等しくなる。この時前述したように、Vx＞
Vrと設定してあるため、コンパレータCMの出力
は“Ｈ”レベルとなり、アクチユエータ５０のコ
ントロールソレノイドSL₁がオンしてスロツトル
開度が大となつて加速する。この加速はリジユー
ムスイツチSW₂を閉する間継続し、所望の速度に
達した時点で、リジユームスイツチSW₂を開とす
ればトランジスタT₁がオフからオンする事によ
りセツト信号が得られ、改めて車速を記憶し定速
走行に移る。ここで、コンデンサC₂を放電して
おくのは、前記記憶時に過大なフイードバツクが
かからないためである。また、車両速度がどのく
らい設定車速より離れた場合に加速機能とするか
は、分圧電圧Vyにより決まる。

なお、遅延回路９１を設けることにより、リジ
ユームスイツチSW₂が閉となつた直後は、一旦リ
ジユーム機能を動作させ、所定時間後に加速機能
のリジユーム機能かを判断することによりリジユ
ーム機能を優先させて、安全性を考慮している。

上記増速作動中に、キヤンセルスイツチSW₃が
閉となると、フイリツプフロツプ回路７０が作動
して、定速走行が解除されるとともに、安全回路
用オア・ゲート１００の出力が“Ｌ”となつてこ
れを保持する。このため、キヤンセルスイツチ
SW₃が開となつてもフイリツプフロツプ回路７０
は定速走行の解除状態を保持する。この状態は、
リジユームスイツチSW₂が一旦開となるまで継続
する。このため、定速走行中にリジユームスイツ
チSW₂が閉となつたまま戻らない場合でも、キヤ
ンセルスイツチSW₃を閉としてやれば定速走行が
解除でき、加速が止まらないという危険が防止で
きる。

【図面の簡単な説明】

図面は本発明による車両速度制御装置の一実施
例を示す回路図である。 ２０……FV変換回路、３０……記憶回路、４
０……比較回路、５０……バキユームアクチユエ
ータ、９０……加速信号発生回路、１００……安
全回路、SW₁……セツトスイツチ、SW₂……リジ
ユームスイツチ、SW₃……キヤンセルスイツチ。

Claims (1)

【特許請求の範囲】
1. １ 車両速度に応じた車両速度信号と所望する設
   定速度に応じた設定車速信号との間に速度差が生
   じた時に速度差信号を発生する比較回路と、該速
   度差信号を受けてその速度差信号をなくす方向に
   車両速度を増減すべくスロツトルバルブの開度を
   調節するアクチユエータと、一旦解除した定速走
   行を復帰させるリジユームスイツチとからなる車
   両速度制御装置において、前記リジユームスイツ
   チ操作時の車両速度が設定車速とある所定値以上
   離れている場合は設定車速に復帰させ、前記所定
   値以内の場合は加速信号を発生する加速信号発生
   回路を備えた車両速度制御装置。