JPH0249434A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0249434A JPH0249434A JP6493689A JP6493689A JPH0249434A JP H0249434 A JPH0249434 A JP H0249434A JP 6493689 A JP6493689 A JP 6493689A JP 6493689 A JP6493689 A JP 6493689A JP H0249434 A JPH0249434 A JP H0249434A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- schottky gate
- implanted
- electrode
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
化合物半導体を用いたショットキ・ゲート電界効果トラ
ンジスタのような半導体装置を製造する方法の改良に関
し、 ８５０（℃）以上の熱処理に耐えることができるショッ
トキ・ゲート電極を有する半導体装置を製造できるよう
にすることを目的とし、化合物半導体上にタングステン
を含むシリサイＦからなるショットキ・ゲート電極を形
成する工程と、次いで、該ショットキ・ゲート電極をマ
スクとして不純物をイオン注入し該ショットキ・ゲート
電極の両側にソース領域及びドレイン領域を形成する工
程と、次いで、前記注入された不純物を活性化する高温
熱処理を行う工程と、次いで、前記ソース領域及びドレ
イン領域上に所定材料の電極を形成する工程とが含まれ
てなり、前記イオン注入に依って形成されたソース領域
及びドレイン領域の不純物濃度分布が表面から所定深さ
の部分でピーク値をとり且つ表面では該ソース領域及び
ドレイン領域と前記ショットキ・ゲート電極とが短絡を
生じない程度に低い値をとるよう前記イオン注入が実施
されるよう構成する。
ンジスタのような半導体装置を製造する方法の改良に関
し、 ８５０（℃）以上の熱処理に耐えることができるショッ
トキ・ゲート電極を有する半導体装置を製造できるよう
にすることを目的とし、化合物半導体上にタングステン
を含むシリサイＦからなるショットキ・ゲート電極を形
成する工程と、次いで、該ショットキ・ゲート電極をマ
スクとして不純物をイオン注入し該ショットキ・ゲート
電極の両側にソース領域及びドレイン領域を形成する工
程と、次いで、前記注入された不純物を活性化する高温
熱処理を行う工程と、次いで、前記ソース領域及びドレ
イン領域上に所定材料の電極を形成する工程とが含まれ
てなり、前記イオン注入に依って形成されたソース領域
及びドレイン領域の不純物濃度分布が表面から所定深さ
の部分でピーク値をとり且つ表面では該ソース領域及び
ドレイン領域と前記ショットキ・ゲート電極とが短絡を
生じない程度に低い値をとるよう前記イオン注入が実施
されるよう構成する。
本発明は、化合物半導体を用いたショットキ・ゲート電
界効果トランジスタのような半導体装置を製造する方法
の改良に関する。
界効果トランジスタのような半導体装置を製造する方法
の改良に関する。
例えばＧａＡｓショットキ・ゲート電界効果トランジス
タに於けるゲート電極としては、アルミニウム（Ａβ）
、金（Ａｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、
タングステン（Ｗ）、タンタル（Ｔａ）などの金属が用
いられている。然しなから、いずれも６００（”Ｃ）程
度の熱処理で、ゲート電極の電気的特性、例えば障壁高
さ、ｎ値（１，０４）、逆方向耐圧などが劣化し、トラ
ンジスタとしての動作は不能になる。
タに於けるゲート電極としては、アルミニウム（Ａβ）
、金（Ａｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、
タングステン（Ｗ）、タンタル（Ｔａ）などの金属が用
いられている。然しなから、いずれも６００（”Ｃ）程
度の熱処理で、ゲート電極の電気的特性、例えば障壁高
さ、ｎ値（１，０４）、逆方向耐圧などが劣化し、トラ
ンジスタとしての動作は不能になる。
従って、その程度の熱処理を加えても、特性の劣化を生
じないゲート電極が必要である。
じないゲート電極が必要である。
近年、前記要求に応えることができるものとして、Ｔｉ
Ｗを材料とするゲート電極が発表されている。
Ｗを材料とするゲート電極が発表されている。
前記ＴｉＷを材料とするゲート電極は、それまでのゲー
ト電極に比較して高温に耐えることが可能になったが、
例えば８５０（”Ｃ）以上の熱処理に対してでは、矢張
り、ショットキ障壁が失われて電界効果トランジスタの
動作が不安定になる。
ト電極に比較して高温に耐えることが可能になったが、
例えば８５０（”Ｃ）以上の熱処理に対してでは、矢張
り、ショットキ障壁が失われて電界効果トランジスタの
動作が不安定になる。
また、通常の製造プロセスを適用すると、その間に腐蝕
されて比抵抗が増大したり、或いは、失われてしまう場
合もある。
されて比抵抗が増大したり、或いは、失われてしまう場
合もある。
本発明は、８５０（’Ｃ）以上の熱処理に耐えることが
できるショットキ・ゲート電極を有する半導体装置を製
造できるようにする。
できるショットキ・ゲート電極を有する半導体装置を製
造できるようにする。
尚、本発明に於いて、ショットキ接触とは、電極金属が
半導体基板に直接接触してダイオード特性が発生するも
の、電極金属が半導体基板に直接接触し更に半導体基板
との間に合金を生じてダイオード特性が発生するもの、
半導体基板表面の自然酸化膜を介して電極金属が配設さ
れて自然酸化膜中のトンネル現象でダイオード特性が生
じるものなどを含むものとする。
半導体基板に直接接触してダイオード特性が発生するも
の、電極金属が半導体基板に直接接触し更に半導体基板
との間に合金を生じてダイオード特性が発生するもの、
半導体基板表面の自然酸化膜を介して電極金属が配設さ
れて自然酸化膜中のトンネル現象でダイオード特性が生
じるものなどを含むものとする。
本発明に依る半導体装置の製造方法に於いては、化合物
半導体上にタングステンを含むシリサイドからなるショ
ットキ・ゲート電極を形成する工程と、次いで、該ショ
ットキ・ゲート電極をマスクとして不純物をイオン注入
し該ショットキ・ゲート電極の両側にソース領域及びド
レイン領域を形成する工程と、次いで、前記注入された
不純物を活性化する高温熱処理を行う工程と、次いで、
前記ソース領域及びドレイン領域上に所定材料の電極を
形成する工程とが含まれてなり、前記イオン注入に依っ
て形成されたソース領域及びドレイン領域の不純物濃度
分布が表面から所定深さの部分でピーク値をとり且つ表
面では該ソース領域及びドレイン領域と前記ショットキ
・ゲート電極とが短絡を生じない程度に低い値をとるよ
う前記イオン注入が実施されるよう構成する。
半導体上にタングステンを含むシリサイドからなるショ
ットキ・ゲート電極を形成する工程と、次いで、該ショ
ットキ・ゲート電極をマスクとして不純物をイオン注入
し該ショットキ・ゲート電極の両側にソース領域及びド
レイン領域を形成する工程と、次いで、前記注入された
不純物を活性化する高温熱処理を行う工程と、次いで、
前記ソース領域及びドレイン領域上に所定材料の電極を
形成する工程とが含まれてなり、前記イオン注入に依っ
て形成されたソース領域及びドレイン領域の不純物濃度
分布が表面から所定深さの部分でピーク値をとり且つ表
面では該ソース領域及びドレイン領域と前記ショットキ
・ゲート電極とが短絡を生じない程度に低い値をとるよ
う前記イオン注入が実施されるよう構成する。
前記手段を採ることに依り、ショットキ・ゲート電極の
位置決めを自己整合方式で行うことができ、しかも、そ
のようにしても、ソース領域及びドレイン領域とショッ
トキ・ゲート電極とが短絡を生ずることはない。
位置決めを自己整合方式で行うことができ、しかも、そ
のようにしても、ソース領域及びドレイン領域とショッ
トキ・ゲート電極とが短絡を生ずることはない。
第１図乃至第６図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
第１図参照
（ｆｋｌ
例えばクロム（Ｃｒ）をドープした半絶縁性ＧａＡｓ基
板１に厚さ例えば６０００ ［人〕程度の二酸化シリコ
ン（ＳｉＯｚ）膜２を形成する。
板１に厚さ例えば６０００ ［人〕程度の二酸化シリコ
ン（ＳｉＯｚ）膜２を形成する。
通常のフォト・リングラフィ技術を適用することに依り
、二酸化シリコン膜２のパターニングを行って窓２ａを
形成する。
、二酸化シリコン膜２のパターニングを行って窓２ａを
形成する。
イオン注入法を適用することに依り、ドーズ量を２．
６ｘｌ Ｏ” （Ｃ１ｌ−雪〕としてシリコン・イオン
を注入する。
６ｘｌ Ｏ” （Ｃ１ｌ−雪〕としてシリコン・イオン
を注入する。
第２図参照
（２）−に
二酸化シリコン膜２を除去してから、新たに厚さ例えば
１０００ Ｃ人〕程度の外方拡散を防止する為の二酸化
シリコン膜（図示せず）を形成する。
１０００ Ｃ人〕程度の外方拡散を防止する為の二酸化
シリコン膜（図示せず）を形成する。
温度を例えば８５０（’Ｃ）、また、時間を例えば１５
［分〕として熱処理を行う。これに依って、図示のよう
なｎ型層３を得ることができる。
［分〕として熱処理を行う。これに依って、図示のよう
なｎ型層３を得ることができる。
前記外方拡散を防止する為の二酸化シリコン膜を除去す
る。
る。
第３図参照
ＴｉＷＳｉ合金、例えばＴ ’１３ ｗｏ、？ Ｓ ｉ
ｔからなる合金をスパッタ法にて被着して厚さ例えば
６０００ （人〕の合金膜を形成する。
ｔからなる合金をスパッタ法にて被着して厚さ例えば
６０００ （人〕の合金膜を形成する。
エツチング・ガスをＣＦ４ ＋Ｏｔ （５（％））と
するドライ・エツチング法を適用し、前記合金膜のパタ
ーニングを行ってゲート電極４を形成する。
するドライ・エツチング法を適用し、前記合金膜のパタ
ーニングを行ってゲート電極４を形成する。
第４図参照
通常の技法を適用することに依り、二酸化シリコン膜５
を形成する。
を形成する。
通常の技法を適用することに依り、二酸化シリコン膜５
の選択的エツチングを行って窓５ａを形成する。
の選択的エツチングを行って窓５ａを形成する。
イオン注入法を適用することに依り、ドーズ量を１．
７ Ｘ １０Ｉ３（３−”）及び加速エネルギを１７５
（ＫｅＶ）としてＳｉの注入を行う。
７ Ｘ １０Ｉ３（３−”）及び加速エネルギを１７５
（ＫｅＶ）としてＳｉの注入を行う。
第５図参照
（５）−に
二酸化シリコン膜５を除去してから、新たに厚さ例えば
１０００ （人〕程度の外方拡散を防止する為の二酸化
シリコン膜（図示せず）を形成する。
１０００ （人〕程度の外方拡散を防止する為の二酸化
シリコン膜（図示せず）を形成する。
温度を例えば８００（’Ｃ）、また、時間を例えば１５
〔分〕として熱処理を行う。
〔分〕として熱処理を行う。
これに依って、図示のようなｎ＋型領領域６び７を得る
ことができる。
ことができる。
前記外方拡散を防止する為の二酸化シリコン膜を除去す
る。
る。
この工程で形成されたｎ＋型領領域６び７の不純物濃度
はピーク部分でＩ Ｘ １０ ” （ａｍ−’）、そし
て、ｎ型層３のそれは同じくピーク部分で１ Ｘ １０
” （ｃｏ＋−’）であった。
はピーク部分でＩ Ｘ １０ ” （ａｍ−’）、そし
て、ｎ型層３のそれは同じくピーク部分で１ Ｘ １０
” （ｃｏ＋−’）であった。
第６図参照
必要に応じて、ＧａＡｓ部分の表面を１００〔人〕程度
エツチングする。尚、このときのエツチング液としては
ＫＯＨ＋Ｈ！ Ｏ，を使用して良い。
エツチングする。尚、このときのエツチング液としては
ＫＯＨ＋Ｈ！ Ｏ，を使用して良い。
通常の技法を適用することに依り、ｎ＋型領領域６び７
上に電極８及び９を形成して完成する。尚、電極材料と
しては、Ａ ｕ Ｇ ｅ ／ Ａ ｕ系を使用して良い
。
上に電極８及び９を形成して完成する。尚、電極材料と
しては、Ａ ｕ Ｇ ｅ ／ Ａ ｕ系を使用して良い
。
−このようにして製造した半導体装置に関する具体的デ
ータを挙げると次の通りである。
ータを挙げると次の通りである。
ゲート長：１．４（μｍ）
ゲート輻：２００（μｍ〕
ソース・ドレイン間隔＝６ 〔μｍ〕
相互コンダクタンスｇ、： ２３ （ｍｓ）ソース・ゲ
ート間容量Ｃ１：０．２１ （ｐＦ）遮断周波数ｆｒ
： １２． ３ （ＧＨｚ）ショットキ・ゲートにつ
いて ｎ値：１．１８ バリヤ・ハイド：ｏ、’ｙｓ 破壊電圧：１０（Ｖ） ところで、本発明では、ｎ＋型領領域６び７をショット
キ・ゲート電極４をマスクにした自己整合方式で形成し
ているので、通常であればショットキ・ゲート電極４と
ｎ＋型領領域６び７との短絡が懸念されるところである
が、これは全く問題にならない。即ち、前記したように
、イオン注入法などを適用してｎ＋型領領域６びに７を
形成すると、そこでの不純物濃度分布は第７図に見られ
るようにガウシアン分布となり、ピークは深さで例えば
０．１５（μｍ〕のところに生成され、そこでＩ Ｘ
１０ ” （ｃｍ−”）程度であれば、表面ではＩ Ｘ
Ｉ Ｏ” （ｃｍ−”）程度になって５〔７３以上の
耐圧が得られる。また、工程（６）−１に記述したよう
に、ｎ＋型領領域６びに７の表面をエツチングした場合
、第６図から明らかであるが、該表面はショットキ・ゲ
ート電極４とｎ型層３との界面よりも低くなって、耐圧
は更に高くなる。
ート間容量Ｃ１：０．２１ （ｐＦ）遮断周波数ｆｒ
： １２． ３ （ＧＨｚ）ショットキ・ゲートにつ
いて ｎ値：１．１８ バリヤ・ハイド：ｏ、’ｙｓ 破壊電圧：１０（Ｖ） ところで、本発明では、ｎ＋型領領域６び７をショット
キ・ゲート電極４をマスクにした自己整合方式で形成し
ているので、通常であればショットキ・ゲート電極４と
ｎ＋型領領域６び７との短絡が懸念されるところである
が、これは全く問題にならない。即ち、前記したように
、イオン注入法などを適用してｎ＋型領領域６びに７を
形成すると、そこでの不純物濃度分布は第７図に見られ
るようにガウシアン分布となり、ピークは深さで例えば
０．１５（μｍ〕のところに生成され、そこでＩ Ｘ
１０ ” （ｃｍ−”）程度であれば、表面ではＩ Ｘ
Ｉ Ｏ” （ｃｍ−”）程度になって５〔７３以上の
耐圧が得られる。また、工程（６）−１に記述したよう
に、ｎ＋型領領域６びに７の表面をエツチングした場合
、第６図から明らかであるが、該表面はショットキ・ゲ
ート電極４とｎ型層３との界面よりも低くなって、耐圧
は更に高くなる。
ショットキ・ゲート電極に於ける逆方向耐圧を維持する
には次のような手段をとることが考えられる。
には次のような手段をとることが考えられる。
（ａｌ ｎ＋型領領域６びに７のドーズ量を低下させ
る。
る。
（ｂｌ ｎ＋型領領域６びに７を形成後、ショットキ
・ゲート電極４をエツチングして細くする。
・ゲート電極４をエツチングして細くする。
（Ｃ１ショア）キ・ゲート電極４を絶縁化する。
（ｄｌ ｎ＋型領領域６びに７の表面をエツチングす
る。
る。
（ｅ） ｎ＋型領領域６びに７を形成する前にマスク
となるショットキ・ゲート電極４を加工して傘型にする
か、傘型を構成するマスクを別設してからイオン注入を
行う。
となるショットキ・ゲート電極４を加工して傘型にする
か、傘型を構成するマスクを別設してからイオン注入を
行う。
（ｆ） イオン注入のエネルギを高くしてプロジェク
ト・レインジを深くする。
ト・レインジを深くする。
本発明では、前記（ｆ）の手段を採ることが基本になっ
ているが、必要に応じて他の手段を併用して良く、前記
実施例では、該（ｆ）の手段と（ｄ）の手段とを併用し
ている。尚、該（ｄ）の手段は、他の手段と比較すると
、実施が比較的容易で、且つ、そのわりに効果が大きい
旨の利点がある。
ているが、必要に応じて他の手段を併用して良く、前記
実施例では、該（ｆ）の手段と（ｄ）の手段とを併用し
ている。尚、該（ｄ）の手段は、他の手段と比較すると
、実施が比較的容易で、且つ、そのわりに効果が大きい
旨の利点がある。
因みに、Ｑａ７１．ｓｎ＋型領域に対するショットキ逆
方向耐圧に関するデータを示すと次の通りである。
方向耐圧に関するデータを示すと次の通りである。
■ 不純物濃度が２Ｘ１０”（ａｍ弓〕の場合■−１エ
ピタキシャル成長などに依るｎ＋＋平坦層では０．８５
（Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ）、Ｒｐ ：０
．１５０ （／ｊ）であれば３．６５ （Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、Ｒ，
：Ｑ、３０６ （μ〕であれば７．７７（Ｖ） ■ 不純物濃度がＩ Ｘ １０ ” （ｅｌｌ−”）の
場合■−１エピタキシャル成長などに依るｎ＋＋平坦層
では１．６９ （Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ〕、Ｒｐ ：Ｑ
、１５０ （μ〕であれば５．２７ ［Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、Ｒ，
：０．３０６ Ｃμ〕であれば１０．２（Ｖ） ■ 不純物濃度が５ Ｘ Ｉ Ｑ ” （ａｍ−”）の
場合■−１エピタキシャル成長などに依るｎ＋＋平坦層
では３．３９ （Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ） 、ＲＰ Ｃ
０，１５０Ｃμ）”ｉ？あれば７．５０ （Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、ＲＦ
：０．３０６ Ｃμ〕であれば１３．３（Ｖ） ところで、本発明に於いて、ショットキ・ゲート電極の
位置を自己整合で決定できること、即ち、ショットキ・
ゲート電極を形成してからイオン注入を行い、その活性
化熱処理を行うことができるのは、電極材料として高融
点金属シリサイドを使用した点に負うところが大きいの
で、ここにＴｉＷとＴｉＷＳｉとを比較してデータを示
すと次の通りである。
ピタキシャル成長などに依るｎ＋＋平坦層では０．８５
（Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ）、Ｒｐ ：０
．１５０ （／ｊ）であれば３．６５ （Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、Ｒ，
：Ｑ、３０６ （μ〕であれば７．７７（Ｖ） ■ 不純物濃度がＩ Ｘ １０ ” （ｅｌｌ−”）の
場合■−１エピタキシャル成長などに依るｎ＋＋平坦層
では１．６９ （Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ〕、Ｒｐ ：Ｑ
、１５０ （μ〕であれば５．２７ ［Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、Ｒ，
：０．３０６ Ｃμ〕であれば１０．２（Ｖ） ■ 不純物濃度が５ Ｘ Ｉ Ｑ ” （ａｍ−”）の
場合■−１エピタキシャル成長などに依るｎ＋＋平坦層
では３．３９ （Ｖ） ■−２Ｓｉイオン注入に依りガウシアン分布を有するｎ
＋型層であって、Ｅ：１７５（ＫｅＶ） 、ＲＰ Ｃ
０，１５０Ｃμ）”ｉ？あれば７．５０ （Ｖ） ■−３■−２に於いてＥ：３５０ （ＫｅＶ）、ＲＦ
：０．３０６ Ｃμ〕であれば１３．３（Ｖ） ところで、本発明に於いて、ショットキ・ゲート電極の
位置を自己整合で決定できること、即ち、ショットキ・
ゲート電極を形成してからイオン注入を行い、その活性
化熱処理を行うことができるのは、電極材料として高融
点金属シリサイドを使用した点に負うところが大きいの
で、ここにＴｉＷとＴｉＷＳｉとを比較してデータを示
すと次の通りである。
Ａ 比抵抗（８５０（’Ｃ）、１５ （分〕の熱処理後
） Ａ−Ｉ ＴｉＷ（Ｔｉ：１０ （重量％〕）では、２
〜３Ｘ１０’ （Ω・１〕 Ａ ２ Ｔｌ）ｌ Ｗｌ−Ｘ Ｓ ｌｚ （Ｔｔ
： １０ （重量％））では、 ０．８〜ｌＸｌ０−’（Ω・値〕 Ｂ ＨＦ （ｃｏｎｃ）に対する腐蝕Ｂ−Ｉ Ｔｉ
Ｗ （Ｔｉ ： １０ （重量％〕）では、１〔μｍ／
分〕 Ｂ−２ＴｉｘＷ、−ｘ Ｓｉｔ （Ｔｉ： １０ （
重量％））では、 １９００ （人／分） ＣＮＨ，Ｆ：ＨＦ＝ｌＯ：１に対する腐蝕Ｃ−Ｉ Ｔ
ｉＷ （Ｔｉ ： １０ Ｃ重量％〕）では、１２００
［人／分〕 Ｃ−２Ｔｉ、ＩＷ＋−３ｉｚ （Ｔｉ ： １０ （
重量％〕）では、 ２６７ 〔人／分〕 Ｄ ８５０ （’Ｃ）、１５ （分〕の熱処理後のシ
ョットキ接合安定性 Ｄ−Ｉ ＴｉＷ （Ｔｉ ： １０ （重量％〕）で
は、約５０〔％〕が劣化し不安定 Ｄ−２Ｔｉｚ Ｗｌ−ｘ Ｓ ｉｔ （Ｔｉ ： １
０ （重量％〕）では、 約１００〔％〕が安定なショットキ特性バリヤ・ハイド
：０．７８ （ｖ〕 ｎ値：１．１８ 前記実施例に於いて、ゲート電極の材料としてＴｉＷＳ
ｉを用いたが、この組成のうち、ＴｉはＧａＡｓに対す
る密着性の向上を目的として含有させたものであり、こ
れは、ＷとＳｉとの組成比を最適化して密着性を向上さ
せることで不要にすることができる。
） Ａ−Ｉ ＴｉＷ（Ｔｉ：１０ （重量％〕）では、２
〜３Ｘ１０’ （Ω・１〕 Ａ ２ Ｔｌ）ｌ Ｗｌ−Ｘ Ｓ ｌｚ （Ｔｔ
： １０ （重量％））では、 ０．８〜ｌＸｌ０−’（Ω・値〕 Ｂ ＨＦ （ｃｏｎｃ）に対する腐蝕Ｂ−Ｉ Ｔｉ
Ｗ （Ｔｉ ： １０ （重量％〕）では、１〔μｍ／
分〕 Ｂ−２ＴｉｘＷ、−ｘ Ｓｉｔ （Ｔｉ： １０ （
重量％））では、 １９００ （人／分） ＣＮＨ，Ｆ：ＨＦ＝ｌＯ：１に対する腐蝕Ｃ−Ｉ Ｔ
ｉＷ （Ｔｉ ： １０ Ｃ重量％〕）では、１２００
［人／分〕 Ｃ−２Ｔｉ、ＩＷ＋−３ｉｚ （Ｔｉ ： １０ （
重量％〕）では、 ２６７ 〔人／分〕 Ｄ ８５０ （’Ｃ）、１５ （分〕の熱処理後のシ
ョットキ接合安定性 Ｄ−Ｉ ＴｉＷ （Ｔｉ ： １０ （重量％〕）で
は、約５０〔％〕が劣化し不安定 Ｄ−２Ｔｉｚ Ｗｌ−ｘ Ｓ ｉｔ （Ｔｉ ： １
０ （重量％〕）では、 約１００〔％〕が安定なショットキ特性バリヤ・ハイド
：０．７８ （ｖ〕 ｎ値：１．１８ 前記実施例に於いて、ゲート電極の材料としてＴｉＷＳ
ｉを用いたが、この組成のうち、ＴｉはＧａＡｓに対す
る密着性の向上を目的として含有させたものであり、こ
れは、ＷとＳｉとの組成比を最適化して密着性を向上さ
せることで不要にすることができる。
尚、本発明に於いて、合金膜の組成は化学量的合金に限
られものではなく、当該化学量論値とは若干具なってい
てもよい。
られものではなく、当該化学量論値とは若干具なってい
てもよい。
本発明に依る半導体装置の製造方法に於いては、化合物
半導体上にタングステンを含むシリサイドからなるショ
ットキ・ゲート電極を形成し、該ショットキ・ゲート電
極をマスクとして不純物をイオン注入して該ショットキ
・ゲート電極の両側にソース領域及びドレイン領域を形
成し、前記注入された不純物を活性化する高温熱処理を
行い、前記ソース領域及びドレイン領域上に所定材料の
電極を形成し、前記イオン注入に依って形成されたソー
ス領域及びドレイン領域の不純物濃度分布が表面から所
定深さの部分でピーク値をとり且つ表面では該ソース領
域及びドレイン領域と前記ショットキ・ゲート電極とが
短絡を生じない程度に低い値をとるよう前記イオン注入
を実施している。
半導体上にタングステンを含むシリサイドからなるショ
ットキ・ゲート電極を形成し、該ショットキ・ゲート電
極をマスクとして不純物をイオン注入して該ショットキ
・ゲート電極の両側にソース領域及びドレイン領域を形
成し、前記注入された不純物を活性化する高温熱処理を
行い、前記ソース領域及びドレイン領域上に所定材料の
電極を形成し、前記イオン注入に依って形成されたソー
ス領域及びドレイン領域の不純物濃度分布が表面から所
定深さの部分でピーク値をとり且つ表面では該ソース領
域及びドレイン領域と前記ショットキ・ゲート電極とが
短絡を生じない程度に低い値をとるよう前記イオン注入
を実施している。
前記構成を採ることに依り、ショットキ・ゲート電極の
位置決めを自己整合方式で行うことができ、しかも、そ
のようにしても、ソース領域及びドレイン領域とショッ
トキ・ゲート電極とが短絡を生ずることはなく、従って
、化合物半導体を材料とする半導体装置を高集積化する
のに有効である。
位置決めを自己整合方式で行うことができ、しかも、そ
のようにしても、ソース領域及びドレイン領域とショッ
トキ・ゲート電極とが短絡を生ずることはなく、従って
、化合物半導体を材料とする半導体装置を高集積化する
のに有効である。
第１図乃至第６図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第７図は不
純物濃度分布を説明する為の線図をそれぞれ表している
。 図に於いて、１は基板、２は二酸−化シリコン膜、３は
ｎ型層、４はゲート電極、６及び７はｎ＋型領領域８及
び９は電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第 図 第２図 第５図 第６図 第３図 第４図 不純物濃度分布を説明する為の線図 第７図
要所に於ける半導体装置の要部切断側面図、第７図は不
純物濃度分布を説明する為の線図をそれぞれ表している
。 図に於いて、１は基板、２は二酸−化シリコン膜、３は
ｎ型層、４はゲート電極、６及び７はｎ＋型領領域８及
び９は電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第 図 第２図 第５図 第６図 第３図 第４図 不純物濃度分布を説明する為の線図 第７図
Claims (1)
- 【特許請求の範囲】 化合物半導体上にタングステンを含むシリサイドからな
るショットキ・ゲート電極を形成する工程と、 次いで、該ショットキ・ゲート電極をマスクとして不純
物をイオン注入し該ショットキ・ゲート電極の両側にソ
ース領域及びドレイン領域を形成する工程と、 次いで、前記注入された不純物を活性化する高温熱処理
を行う工程と、 次いで、前記ソース領域及びドレイン領域上に所定材料
の電極を形成する工程と が含まれてなり、 前記イオン注入に依って形成されたソース領域及びドレ
イン領域の不純物濃度分布が表面から所定深さの部分で
ピーク値をとり且つ表面では該ソース領域及びドレイン
領域と前記ショットキ・ゲート電極とが短絡を生じない
程度に低い値をとるよう前記イオン注入が実施されるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6493689A JPH0249434A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6493689A JPH0249434A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55189544A Division JPS57113289A (en) | 1980-12-30 | 1980-12-30 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249434A true JPH0249434A (ja) | 1990-02-19 |
| JPH0358533B2 JPH0358533B2 (ja) | 1991-09-05 |
Family
ID=13272415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6493689A Granted JPH0249434A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0249434A (ja) |
-
1989
- 1989-03-18 JP JP6493689A patent/JPH0249434A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358533B2 (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| EP0075085B1 (en) | Method of fabricating a conductive metal silicide structure | |
| JPS6239835B2 (ja) | ||
| JPH0219975B2 (ja) | ||
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| US5459087A (en) | Method of fabricating a multi-layer gate electrode with annealing step | |
| US4514893A (en) | Fabrication of FETs | |
| US4586063A (en) | Schottky barrier gate FET including tungsten-aluminum alloy | |
| JPS59181676A (ja) | 半導体装置 | |
| JPH0249434A (ja) | 半導体装置の製造方法 | |
| JPH0249435A (ja) | 半導体装置の製造方法 | |
| JPH0249438A (ja) | 半導体装置の製造方法 | |
| JPH0249436A (ja) | 半導体装置の製造方法 | |
| JPH0249437A (ja) | 半導体装置の製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS61267365A (ja) | 半導体装置 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPS6323370A (ja) | 半導体装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS6323369A (ja) | 半導体装置の製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JPH0287630A (ja) | Ｍｉｓ型電界効果トランジスタの製法 | |
| JPS61108174A (ja) | 電界効果トランジスタの製造方法 |