JPH0256972A - トンネル注入型走行時間効果三端子半導体装置 - Google Patents
トンネル注入型走行時間効果三端子半導体装置Info
- Publication number
- JPH0256972A JPH0256972A JP1125599A JP12559989A JPH0256972A JP H0256972 A JPH0256972 A JP H0256972A JP 1125599 A JP1125599 A JP 1125599A JP 12559989 A JP12559989 A JP 12559989A JP H0256972 A JPH0256972 A JP H0256972A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity density
- tunnel
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/165—Tunnel injectors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、トンネル注入層をキャリアの注入源とし、走
行時間効果を用いた三端子半導体装置に関するものであ
る。
行時間効果を用いた三端子半導体装置に関するものであ
る。
トンネル注入型走行時間効果負性抵抗素子（以下タンネ
ットダイオードと略す）は逆方向にバイアスされたｐ−
ｎダイオードのトンネル降伏によるトンネル注入された
キャリアの走行時間効果により負性抵抗を得るダイオー
ドである。なだれ降伏を利用した走行時間負性抵抗素子
（インバットダイオード）に比較して、タンネットダイ
オードは、トンネル注入を用いるので動作電圧が低いこ
と、動作層を薄くできるので発振周波数が高い、更に雑
音が小さいという優れた特徴を有している。
ットダイオードと略す）は逆方向にバイアスされたｐ−
ｎダイオードのトンネル降伏によるトンネル注入された
キャリアの走行時間効果により負性抵抗を得るダイオー
ドである。なだれ降伏を利用した走行時間負性抵抗素子
（インバットダイオード）に比較して、タンネットダイ
オードは、トンネル注入を用いるので動作電圧が低いこ
と、動作層を薄くできるので発振周波数が高い、更に雑
音が小さいという優れた特徴を有している。
本発明の目的は、トンネル注入を制御することにより、
超高速で動作する新規な三端子半導体装置を提供するこ
とである。
超高速で動作する新規な三端子半導体装置を提供するこ
とである。
ソース領域からトンネル注入されるキャリアを静電的に
制御する半導体デバイスは、すでに本発明者により出願
されている（特願昭５５−１５１８４９号「トンネル注
入制御半導体デバイス」）。
制御する半導体デバイスは、すでに本発明者により出願
されている（特願昭５５−１５１８４９号「トンネル注
入制御半導体デバイス」）。
以下図面を参照しながら本発明の詳細な説明する。
十−
まずｐ ｎ接合ダイオードに逆バイアスを加えた場
合のトンネル電流について述べる。直接遷移型トンネル
電流密度の式は次式で与えらただし、仔： １位電荷、
ｍ 、有効質量、ｈ＝２πＰＬニブランク定数、εヅ：
バンドギャップ、■、２：印加電圧、及びＥはｐｎ接合
の最大電界で、 で与えられる。ここで、Ｎ：ｎｉＪ域の不純物密度、９
５：半導体の誘電率、ｖ、Ｉ：ｐ＋ｎ接合の拡散電位で
ある。式、（１）、（２）で与えられるｐ ＋ ｎ接合
の逆方向トンネル電流密度の逆方向印加電圧ｖ４依存性
を第１図に示す。
合のトンネル電流について述べる。直接遷移型トンネル
電流密度の式は次式で与えらただし、仔： １位電荷、
ｍ 、有効質量、ｈ＝２πＰＬニブランク定数、εヅ：
バンドギャップ、■、２：印加電圧、及びＥはｐｎ接合
の最大電界で、 で与えられる。ここで、Ｎ：ｎｉＪ域の不純物密度、９
５：半導体の誘電率、ｖ、Ｉ：ｐ＋ｎ接合の拡散電位で
ある。式、（１）、（２）で与えられるｐ ＋ ｎ接合
の逆方向トンネル電流密度の逆方向印加電圧ｖ４依存性
を第１図に示す。
第１図は、半導体材料をＧａＡｓとして計算した結果で
ある。したがって、Ｅｙ＝１．４３ｅＶ、ｉ、＝１０．
９ Ｅ□ｒある。ｇｏは真空の＃ＩＩ電率である。
ある。したがって、Ｅｙ＝１．４３ｅＶ、ｉ、＝１０．
９ Ｅ□ｒある。ｇｏは真空の＃ＩＩ電率である。
であり、ｍｅ’＝ｏ、０６８ｍｏ、ｍ５ｈ’＝０．１２
ｍｏである。ｍＯは自由電子の質量である。第１図には
、電流密度が実線で、電界強度が点線で示されている。
ｍｏである。ｍＯは自由電子の質量である。第１図には
、電流密度が実線で、電界強度が点線で示されている。
Ｎは、ｎ領域の不純物密度である。Ｎが大きくなるにつ
れ空乏層中が狭くなり、電界Ｅが大きくなるから、電流
密度は大きくなる。たとえば、Ｎ ＝ ３ Ｘ １０
”ｃｆｆｉ−６では、電圧ＩＶで３Ｘ１０３Ａ／ｃ＋ｗ
の電流密度が得られる。
れ空乏層中が狭くなり、電界Ｅが大きくなるから、電流
密度は大きくなる。たとえば、Ｎ ＝ ３ Ｘ １０
”ｃｆｆｉ−６では、電圧ＩＶで３Ｘ１０３Ａ／ｃ＋ｗ
の電流密度が得られる。
ｐ−ｎ−ｎ＋型のタンネットダイオードからは最高３３
８ＧＨｚ、ｐ −ｎ”−ｉ（し）−す ｎ 型のタンネットダイオードからは、最高３０１ＧＨ
ｚのサブミリ波発振が得られている。
８ＧＨｚ、ｐ −ｎ”−ｉ（し）−す ｎ 型のタンネットダイオードからは、最高３０１ＧＨ
ｚのサブミリ波発振が得られている。
本発明の実施例を第２図に示す。
１は、ｎ“１層、２はｐ“層でこの領域がトンネル注入
層となるべき領域である。３はｎＭでトンネル注入され
たキャリアの走行領域である。４はｎ“基板である。６
は絶縁物あるいは禁制帯幅が１．２．３の半導体よりも
大きい半すｆ 導体層、５は制ｇ４電極である。１ はｎ 層、十 ４ はｎ 層の電極である。
層となるべき領域である。３はｎＭでトンネル注入され
たキャリアの走行領域である。４はｎ“基板である。６
は絶縁物あるいは禁制帯幅が１．２．３の半導体よりも
大きい半すｆ 導体層、５は制ｇ４電極である。１ はｎ 層、十 ４ はｎ 層の電極である。
ｔ＋
ｎ 層１をソース、ｎ＋層４をドレイン、５の制御１
！極をゲートと呼ぶ。
！極をゲートと呼ぶ。
５のゲート電極は絶縁膜ないしはへテロ接合によりトン
ネル注入されたキャリアの走行領域３の電位分布を制御
している。
ネル注入されたキャリアの走行領域３の電位分布を制御
している。
各領域の不純物密度は、ゲート・ゲート間隔にもよるが
、ｎ 領域１：５×１０′９〜ＩＸすす １０２層ｃｍ＋−’、ｐ＋キ２：５Ｘ１０”〜１×１０
１９ｃ＋＊−３ｎ−１＝３： ｌＸｌ０ 〜ｌＸ１０
′７ｃ＋ｓ−３ｎ” ４： Ｉ Ｘ １０′８〜５
Ｘ １０”ｃ＋＊−”Ｔ’ある井ρ ２、ｎ３各領域の
不純物密度は、ゲート・ゲート間隔が短いほど、またソ
ース・ドレイン間隔が短いほど高くする。ゲート・ゲー
ト間隔はたとえば２μｍ以下から１００ＯＡ程度である
。ｐ＋層２の厚さはトンネル注入が生起するのに充分な
厚さでよく、おおよそ１０００Ａ以下で充分である。ｐ
層２の厚さＷｔは９旦程度までは薄くすることとが望
ましい。こＥ％ こでＥ、Ｌはｎ“−Ｐ“接合部の電界強度、ｇツは禁制
帯幅、ｆは単位電荷である１１ Ｅ、Ｌ＝ＩＭＶ／ｃｍ
、 ｅｙ ＝ １ ｅＶとしたときに、ｗｔ＝１０Ｏ
Ａとなる。トンネル注入層となるｐ 層２が充分に薄く
キャリアの走行時間が無視できるとすれば０層１３の厚
さは負性抵抗を得る為には走行角をおおよそπから２π
ラジアンとなるように第２図に示されるｎ層の厚さＷを
決定すればよい。走行角θは２πｆ−で表される。
、ｎ 領域１：５×１０′９〜ＩＸすす １０２層ｃｍ＋−’、ｐ＋キ２：５Ｘ１０”〜１×１０
１９ｃ＋＊−３ｎ−１＝３： ｌＸｌ０ 〜ｌＸ１０
′７ｃ＋ｓ−３ｎ” ４： Ｉ Ｘ １０′８〜５
Ｘ １０”ｃ＋＊−”Ｔ’ある井ρ ２、ｎ３各領域の
不純物密度は、ゲート・ゲート間隔が短いほど、またソ
ース・ドレイン間隔が短いほど高くする。ゲート・ゲー
ト間隔はたとえば２μｍ以下から１００ＯＡ程度である
。ｐ＋層２の厚さはトンネル注入が生起するのに充分な
厚さでよく、おおよそ１０００Ａ以下で充分である。ｐ
層２の厚さＷｔは９旦程度までは薄くすることとが望
ましい。こＥ％ こでＥ、Ｌはｎ“−Ｐ“接合部の電界強度、ｇツは禁制
帯幅、ｆは単位電荷である１１ Ｅ、Ｌ＝ＩＭＶ／ｃｍ
、 ｅｙ ＝ １ ｅＶとしたときに、ｗｔ＝１０Ｏ
Ａとなる。トンネル注入層となるｐ 層２が充分に薄く
キャリアの走行時間が無視できるとすれば０層１３の厚
さは負性抵抗を得る為には走行角をおおよそπから２π
ラジアンとなるように第２図に示されるｎ層の厚さＷを
決定すればよい。走行角θは２πｆ−で表される。
フ
ここでｆは動作周波数、Ｗはｎ層の厚さ、Ｖは電子の速
度である。
度である。
第３図は、走行角３／２πラジアンとしたときのｗ ＝
３Ｐとｆの関係を示している。
３Ｐとｆの関係を示している。
鼾
キャ゛リアの速度を１ ｘ １０７ｃｍ／ｓｅｃ 、ｆ
＝１０００ＧＨｚとしたときにＷは７５０Ａとなる。
＝１０００ＧＨｚとしたときにＷは７５０Ａとなる。
同様に、キャリアの速度を１ｘｌＯｃｍ／ｓｅｃ 、ｆ
＝ １００ Ｇ ＨｚではＷは０．７５μｍとなり、
ミリ波帯以上の周波数（３０ＧＨ２）以上で動作させよ
うとすれば、Ｗとしてはおおよそ３μｍ以下にすればよ
い。ここでキャリアの速度は素子の温度、走行領域の電
界強度、不純物密度そして絶縁層ないしは禁制帯幅の大
きい半導体層の厚さ、不純物密度により大きく変化する
。第５図にはキャリアの速度が０．８×と １０ ａｍ／ｓｅｅより１×１０８ＣＩＩ／ＳｅＣま
での値が与えられている。
＝ １００ Ｇ ＨｚではＷは０．７５μｍとなり、
ミリ波帯以上の周波数（３０ＧＨ２）以上で動作させよ
うとすれば、Ｗとしてはおおよそ３μｍ以下にすればよ
い。ここでキャリアの速度は素子の温度、走行領域の電
界強度、不純物密度そして絶縁層ないしは禁制帯幅の大
きい半導体層の厚さ、不純物密度により大きく変化する
。第５図にはキャリアの速度が０．８×と １０ ａｍ／ｓｅｅより１×１０８ＣＩＩ／ＳｅＣま
での値が与えられている。
ナ十
ｎ 層１及び、ｎ１層４は直列抵抗と熱抵抗を下げる
ために薄くする必要がある。ｎ＋＋層１を放熱体に接続
するときには熱抵抗を下げるには０．５μｍ以下の厚さ
とするのが望ましい。トンネル電流を多く流そうとすれ
ばｎ＋１１領域の不純物密度は高い方がよく、またその
厚さは薄い方がよい。たとえば厚さは０．２μｍから０
．０１μｍといったようにである。ｎ付１領域の厚さが
薄くなったときには、ゲート・ゲート間隔も狭くする必
要がある。チャンネル全面をより有効に制御して電流を
流すようにするためである。たとえば、１μｍから０゜
１μｍといったようにである。
ために薄くする必要がある。ｎ＋＋層１を放熱体に接続
するときには熱抵抗を下げるには０．５μｍ以下の厚さ
とするのが望ましい。トンネル電流を多く流そうとすれ
ばｎ＋１１領域の不純物密度は高い方がよく、またその
厚さは薄い方がよい。たとえば厚さは０．２μｍから０
．０１μｍといったようにである。ｎ付１領域の厚さが
薄くなったときには、ゲート・ゲート間隔も狭くする必
要がある。チャンネル全面をより有効に制御して電流を
流すようにするためである。たとえば、１μｍから０゜
１μｍといったようにである。
絶縁層６はＳｉであればＳｉＯ２，５ｉ３Ｎ１、Ａ、ｅ
／Ｌｏ３’ 、□ ＡＩＮ等モＩ、 ＜ ＬＬコｔｌう
Ｉ）’Ｆｔ１合膜、ＧａＡｓであれば、Ｇａ０ｘＮｙ、
Ｓｉ、Ｎ４、Ａ乏２０６、ＡノＮ等である。
／Ｌｏ３’ 、□ ＡＩＮ等モＩ、 ＜ ＬＬコｔｌう
Ｉ）’Ｆｔ１合膜、ＧａＡｓであれば、Ｇａ０ｘＮｙ、
Ｓｉ、Ｎ４、Ａ乏２０６、ＡノＮ等である。
また６を禁制帯幅の大きい半導体層とする場合には、チ
ャンネルとなる半導体がＧａＡｓであれば、例えばａ
ａ ＞ ｈ、ｅ、−２Ａｓ （２／とじて例えば０．３
）の［−Ｖ族化合物半導体混晶等とする。
ャンネルとなる半導体がＧａＡｓであれば、例えばａ
ａ ＞ ｈ、ｅ、−２Ａｓ （２／とじて例えば０．３
）の［−Ｖ族化合物半導体混晶等とする。
ｐ 領域２がソースに対する電位障壁を作る領域で、い
わば真のゲート領域となっている。
わば真のゲート領域となっている。
ｎ領域３は殆ど空乏化するようになって、不純物密度が
決められる。ｐ＋ｌ域２の厚さ及び不十寸 鈍物密度は、ソースｎ 領域との拡散電位及びｎ＋ド
レイン領域の拡散１位とドレインに加わる電圧で全領域
空乏化するように設定されるドレインに正電圧を印加し
たときのソース・ドレイン方向の電位分布を第４図に示
す。空乏化したｐ＋領域２がソースに対して障壁を形成
している。ソースからの電子注入は、この障壁により阻
止される。この障壁の巾が広いとたとえゲート電圧で障
壁高さを低下させても、トンネル注入は起こらず、障壁
の上を越えるキャリアで電流が流れるようになる。しか
し、障壁のすると、トンネル注入が顕著になる。ｐ＋領
域２は、動作状態にある間空乏化するようになされてい
る。厚さＷｐと不純物密度Ｎａの値を略々 ９ ｘ １０ ｃｍ ＜ Ｎ ａ Ｗ ＜ ５
Ｘ １０ ｃａｒのように選定する。たとえば、Ｗ＝
５００大とすると、３．６Ｘ１０ ｃｍ ＜Ｎａ＜
２Ｘ１０”ＷＩ Ｗ＝２０ＯＡなら ２．２５Ｘ１０”ｃｍ−’＜Ｎａ＜１．２５ｘｌＯ”づ Ｃ■ といったようにである。
決められる。ｐ＋ｌ域２の厚さ及び不十寸 鈍物密度は、ソースｎ 領域との拡散電位及びｎ＋ド
レイン領域の拡散１位とドレインに加わる電圧で全領域
空乏化するように設定されるドレインに正電圧を印加し
たときのソース・ドレイン方向の電位分布を第４図に示
す。空乏化したｐ＋領域２がソースに対して障壁を形成
している。ソースからの電子注入は、この障壁により阻
止される。この障壁の巾が広いとたとえゲート電圧で障
壁高さを低下させても、トンネル注入は起こらず、障壁
の上を越えるキャリアで電流が流れるようになる。しか
し、障壁のすると、トンネル注入が顕著になる。ｐ＋領
域２は、動作状態にある間空乏化するようになされてい
る。厚さＷｐと不純物密度Ｎａの値を略々 ９ ｘ １０ ｃｍ ＜ Ｎ ａ Ｗ ＜ ５
Ｘ １０ ｃａｒのように選定する。たとえば、Ｗ＝
５００大とすると、３．６Ｘ１０ ｃｍ ＜Ｎａ＜
２Ｘ１０”ＷＩ Ｗ＝２０ＯＡなら ２．２５Ｘ１０”ｃｍ−’＜Ｎａ＜１．２５ｘｌＯ”づ Ｃ■ といったようにである。
このように構成しておいてゲートに正電圧を印加すれば
、電位障壁が引き下げられトンネル電流が流れる。もち
ろん、ある程度障壁が低くなれば障壁の上を越えるキャ
リアの注入も同時に起こるようになる。
、電位障壁が引き下げられトンネル電流が流れる。もち
ろん、ある程度障壁が低くなれば障壁の上を越えるキャ
リアの注入も同時に起こるようになる。
これまでは、トンネル注入を制御するゲート電極は基本
的に１つのものを説明してきた。トンネル注入制御ゲー
ト電極を複数個設けて、制御電圧を加えるゲートを選ぶ
ことによって機能を待った動作を行なわせることができ
る。その十↑ 例をモデル的に第５図に示す。ｎ １１：ソース領域
、ｎ“１４： ドレイン領域、１５．１５′、１６．１
６ はゲート電極、１１ １／ ／ ４ はソース電極、ドレイン電極である。この例では、
１６．１６′は浮遊電極になされており、ゲート電圧は
１５．１５ に印加される。
的に１つのものを説明してきた。トンネル注入制御ゲー
ト電極を複数個設けて、制御電圧を加えるゲートを選ぶ
ことによって機能を待った動作を行なわせることができ
る。その十↑ 例をモデル的に第５図に示す。ｎ １１：ソース領域
、ｎ“１４： ドレイン領域、１５．１５′、１６．１
６ はゲート電極、１１ １／ ／ ４ はソース電極、ドレイン電極である。この例では、
１６．１６′は浮遊電極になされており、ゲート電圧は
１５．１５ に印加される。
ドレインに大きな正電圧を印加した状態で、ゲート１５
に正電圧を印加すると下側表面に近い所を電子は流れる
。この流れている電子のうち高エネルギーに加速された
電子は絶縁層１７のバリアを越えて、浮遊ゲート１６に
流れ込み蓄積される。浮遊ゲート１６に電子が蓄積され
ると、負に帯電するから下側表面近傍から電子／ は遠ざけられる。上側ゲート電極１５ １６でも同様の
事が行なえる。このようにドレインやゲートに正で大き
な電圧を加えて浮遊ゲートに電子を蓄積させると、その
表面近傍は電子が流れなくなる。正規の動作電圧にドレ
イン電圧、ゲート電圧を戻して動作させると、次のよう
な動作になる。１６．１６ かいずれも電子が書き込ま
れていないときは、１５．１５ に正のゲート電圧を印
加すると、それぞれの表面に沿って電子は流れる。もし
、１６．１６ に電子が書き込まれていると、１５．１
５′に電圧を加えた状態で電子は中心付近に集中して流
れる。浮遊ゲートに電子が書き込まれていないゲートに
電圧を加えれば、その表面に沿う形で電子は流れる。こ
の例では、ドレインを１つで示したが、たとえば、上、
中、下というように３つに分けて設けて、それぞれ分離
しておけばあるいはドレインをショットキ接合にしてお
けば、電子の書き込みが状態によって、電流の流れるド
レインがかわることになる。
に正電圧を印加すると下側表面に近い所を電子は流れる
。この流れている電子のうち高エネルギーに加速された
電子は絶縁層１７のバリアを越えて、浮遊ゲート１６に
流れ込み蓄積される。浮遊ゲート１６に電子が蓄積され
ると、負に帯電するから下側表面近傍から電子／ は遠ざけられる。上側ゲート電極１５ １６でも同様の
事が行なえる。このようにドレインやゲートに正で大き
な電圧を加えて浮遊ゲートに電子を蓄積させると、その
表面近傍は電子が流れなくなる。正規の動作電圧にドレ
イン電圧、ゲート電圧を戻して動作させると、次のよう
な動作になる。１６．１６ かいずれも電子が書き込ま
れていないときは、１５．１５ に正のゲート電圧を印
加すると、それぞれの表面に沿って電子は流れる。もし
、１６．１６ に電子が書き込まれていると、１５．１
５′に電圧を加えた状態で電子は中心付近に集中して流
れる。浮遊ゲートに電子が書き込まれていないゲートに
電圧を加えれば、その表面に沿う形で電子は流れる。こ
の例では、ドレインを１つで示したが、たとえば、上、
中、下というように３つに分けて設けて、それぞれ分離
しておけばあるいはドレインをショットキ接合にしてお
けば、電子の書き込みが状態によって、電流の流れるド
レインがかわることになる。
たとえば、１６．１６ に電子が書き込まれているとす
れば、１５．１５′のいずれがもしくは両方に電圧を加
えた場合、殆どの電流は中のドレインに流れる。１６が
書き込まれており１６ は書き込まれていないとすれば
、１５に電圧を加えたとき中、で１５ に電圧を加えた
とき上、両者に加えたときは中、上のドレイン電流が流
れるようにすることができる。
れば、１５．１５′のいずれがもしくは両方に電圧を加
えた場合、殆どの電流は中のドレインに流れる。１６が
書き込まれており１６ は書き込まれていないとすれば
、１５に電圧を加えたとき中、で１５ に電圧を加えた
とき上、両者に加えたときは中、上のドレイン電流が流
れるようにすることができる。
ソースからトンネル注入された電子が、ドレインまでの
走行領域をドリフトで走行する場合と、殆ど散乱を受け
ずに次第に加速されながら走行する場合とがある。この
両者が現われるのは、電子が散乱を受ける平均自由行程
と走行空間の距離の関係で決まる。走行空間距離が自由
行程にくらべて十分長ければ、ドリフト走行になる。そ
うでなければ初速度と電界により次第に加速される走行
となる。ＳｉにくらべてＧａＡｓの自由行程は数倍以上
長いといわれている、従って、ＧａＡｓの方が攪者の電
子の運動が現れ易い。
走行領域をドリフトで走行する場合と、殆ど散乱を受け
ずに次第に加速されながら走行する場合とがある。この
両者が現われるのは、電子が散乱を受ける平均自由行程
と走行空間の距離の関係で決まる。走行空間距離が自由
行程にくらべて十分長ければ、ドリフト走行になる。そ
うでなければ初速度と電界により次第に加速される走行
となる。ＳｉにくらべてＧａＡｓの自由行程は数倍以上
長いといわれている、従って、ＧａＡｓの方が攪者の電
子の運動が現れ易い。
電子が散乱をあまり受けずに走行するようになると電子
の走行速度は速くなり、走行時間から決まる上限周波数
はきわめて高くなる。
の走行速度は速くなり、走行時間から決まる上限周波数
はきわめて高くなる。
これまでの実施例では、トンネル注入を起こすソースと
ソースに直接隣接する領域の不純物密度は空間的に一様
であるように述べてきたが必ずしも一様である必要はな
い。トンネル注入を最も強く起こしたい所の不純物密度
を高くしてトンネル注入効率を高くすることもできる本
発明の半導体デバイスがここで述べた実施例に限定され
ないことはもちろんである。導電型を反転した構造でも
よいことはもちろんである。いずれにしても、ソースか
らキャリアをトンネル注入で注入させ、その注入量をゲ
ート？！圧及びドレイン電圧の静電誘導効果で制御する
構造の半導体装置でトンネル注入されたキャリアの走行
時間効果で負性抵抗を得ればよい。トンネル注入を効率
よく起こすには、不純物密度は高い方がよい。しかもそ
の領域を空乏化して容置結合で電位分布制御しようとい
うのであるから、本発明の半導体デバイスは、本質的に
微細化されたデバイスである。個別デバイスはもとより
超高密度超高速ｉ積回路に最適である。
ソースに直接隣接する領域の不純物密度は空間的に一様
であるように述べてきたが必ずしも一様である必要はな
い。トンネル注入を最も強く起こしたい所の不純物密度
を高くしてトンネル注入効率を高くすることもできる本
発明の半導体デバイスがここで述べた実施例に限定され
ないことはもちろんである。導電型を反転した構造でも
よいことはもちろんである。いずれにしても、ソースか
らキャリアをトンネル注入で注入させ、その注入量をゲ
ート？！圧及びドレイン電圧の静電誘導効果で制御する
構造の半導体装置でトンネル注入されたキャリアの走行
時間効果で負性抵抗を得ればよい。トンネル注入を効率
よく起こすには、不純物密度は高い方がよい。しかもそ
の領域を空乏化して容置結合で電位分布制御しようとい
うのであるから、本発明の半導体デバイスは、本質的に
微細化されたデバイスである。個別デバイスはもとより
超高密度超高速ｉ積回路に最適である。
デバイスの寸法が小さくなればなる程有効である。しか
も、高不純物密度領域から直接トンネルでキャリアを注
入させているから、ソース近傍のキャリアの蓄積効果が
きわめて少なく高速動作にきわめて適する。
も、高不純物密度領域から直接トンネルでキャリアを注
入させているから、ソース近傍のキャリアの蓄積効果が
きわめて少なく高速動作にきわめて適する。
ここでは、ソース領域を高不純物密度領域で形成した例
を示したが、ソースを金属やシリサイドにして、ショッ
トキ接合にして、ショットキ接合前面の電位勾配を急峻
にしてトンネル注入を起こせることも、もちろんである
。
を示したが、ソースを金属やシリサイドにして、ショッ
トキ接合にして、ショットキ接合前面の電位勾配を急峻
にしてトンネル注入を起こせることも、もちろんである
。
本発明の半導体デバイスは、従来公知の製造技術で作る
ことができる。
ことができる。
第１図は半導体材料をＧａＡｓとして計算した結果、第
２図及び第５図は本発明の実施例を示す断面図、第３図
はトンネル注入されたキャリアの速度を与えたときの走
行領域Ｗと周波数ｆの関係を示す図である。第４図は、
本発明の実施例の電位分布を示す図である。 デイ ３少 Ｃ
２図及び第５図は本発明の実施例を示す断面図、第３図
はトンネル注入されたキャリアの速度を与えたときの走
行領域Ｗと周波数ｆの関係を示す図である。第４図は、
本発明の実施例の電位分布を示す図である。 デイ ３少 Ｃ
Claims (1)
- 【特許請求の範囲】 （１）第１導電型の高不純物密度領域よりなるソース領
域に接して第２導電型の高不純物密度領域よりなる薄層
を設けトンネル注入接合とし、前記第２導電型の不純物
密度（Ｎａ：単位ｃｍ＾−＾３）と厚さ（Ｗ：単位ｃｍ
）は、８×１０＾−＾６ｃｍ＾−＾１＜ＮａＷ＾２＜５
×１０＾７ｃｍ＾−＾１を満たすようにし、前記第２導
電型の高不純物密度領域に接して、第１導電型のチャン
ネル領域、前記チャンネル領域に接して第１導電型の高
不純物密度領域よりドレイン領域を備え、前記ソースよ
りチャンネル領域へ絶縁物ないしは前記の半導体領域よ
りも禁制帯幅の大きい半導体によるゲート領域を設け、
チャンネル中のトンネル注入されたキャリアの走行角が
おおよそπから２πラジアンとなることを特徴とするト
ンネル注入型走行時間効果三端子半導体装置。 （２）前記高不純物密度ソース領域にほぼ接する一部に
反対導電型高不純物密度領域を設け、トンネル効果の起
る方向を決めることを特徴とする前記特許請求の範囲第
１項記載のトンネル注入型走行時間効果三端子半導体装
置（３）前記ソース領域を金属もしくはシリサイドで形
成したことを特徴とする前記特許請求の範囲第１項及び
第２項記載のトンネル注入型走行時間効果三端子半導体
装置。 （４）前記制御電極を複数個設けたことを特徴とする前
記特許請求の範囲第１項乃至第３項記載のトンネル注入
型走行時間効果三端子半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125599A JP2549916B2 (ja) | 1989-05-18 | 1989-05-18 | トンネル注入型走行時間効果三端子半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125599A JP2549916B2 (ja) | 1989-05-18 | 1989-05-18 | トンネル注入型走行時間効果三端子半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56071573A Division JPS57186374A (en) | 1981-05-12 | 1981-05-12 | Tunnel injection type travelling time effect semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256972A true JPH0256972A (ja) | 1990-02-26 |
| JP2549916B2 JP2549916B2 (ja) | 1996-10-30 |
Family
ID=14914132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125599A Expired - Lifetime JP2549916B2 (ja) | 1989-05-18 | 1989-05-18 | トンネル注入型走行時間効果三端子半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549916B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884222B2 (en) | 2009-10-16 | 2014-11-11 | Specs Surface Nano Analysis Gmbh | Mount for a scanning probe sensor package, scanning probe sensor package, scanning probe microscope and method of mounting or dismounting a scanning probe sensor package |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502878A (ja) * | 1973-05-10 | 1975-01-13 | ||
| JPS52115671A (en) * | 1977-01-21 | 1977-09-28 | Agency Of Ind Science & Technol | Multi-terminal type semiconductor element |
| JPS5357769A (en) * | 1976-11-04 | 1978-05-25 | Mitsubishi Electric Corp | Electrostatic induction transistor |
| JPS6399580A (ja) * | 1987-10-01 | 1988-04-30 | Semiconductor Res Found | トンネル注入制御半導体デバイス |
-
1989
- 1989-05-18 JP JP1125599A patent/JP2549916B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502878A (ja) * | 1973-05-10 | 1975-01-13 | ||
| JPS5357769A (en) * | 1976-11-04 | 1978-05-25 | Mitsubishi Electric Corp | Electrostatic induction transistor |
| JPS52115671A (en) * | 1977-01-21 | 1977-09-28 | Agency Of Ind Science & Technol | Multi-terminal type semiconductor element |
| JPS6399580A (ja) * | 1987-10-01 | 1988-04-30 | Semiconductor Res Found | トンネル注入制御半導体デバイス |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884222B2 (en) | 2009-10-16 | 2014-11-11 | Specs Surface Nano Analysis Gmbh | Mount for a scanning probe sensor package, scanning probe sensor package, scanning probe microscope and method of mounting or dismounting a scanning probe sensor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2549916B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629509B2 (en) | High voltage insulated gate bipolar transistors with minority carrier diverter | |
| US4799090A (en) | Tunnel injection controlling type semiconductor device controlled by static induction effect | |
| JPH05315598A (ja) | 半導体装置 | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN114664929A (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| US5079607A (en) | Mos type semiconductor device | |
| CN101944528B (zh) | Mos栅基极开关四极管 | |
| CN114784107A (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| JPH0256972A (ja) | トンネル注入型走行時間効果三端子半導体装置 | |
| JPH025302B2 (ja) | ||
| JPH0454394B2 (ja) | ||
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPS6042624B2 (ja) | 電界効果型スイツチング素子 | |
| JPH046111B2 (ja) | ||
| CN114284345A (zh) | 一种优化导通电阻的集成肖特基vdmos器件 | |
| EP0033496B1 (en) | Three-terminal semiconductor device | |
| CN109346515A (zh) | 一种碳化硅绝缘栅双极型晶体管 | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JP4016901B2 (ja) | 絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 | |
| JPH01270276A (ja) | 静電誘導形半導体装置 | |
| CN118412277A (zh) | 包含Si/4H-SiC异质发射结和半超结的增强型逆导-绝缘栅双极晶体管的制备方法 | |
| JPS62252970A (ja) | トンネル注入制御サイリスタ | |
| JP3188932B2 (ja) | 半導体装置およびその利用方法 | |
| JPH01268057A (ja) | 不純物準位を用いたトランジスタ | |
| JPH0636598Y2 (ja) | 超高周波半導体装置 |