JPH0258335A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イ既要〕 高速バイポーラ・トランジスタの製造方法に関し 製造工程を短縮させると共に接合面積を縮小して寄生容
量の低減を図ることを目的とし。

Ｐ型Ｓｉ基板の表面にメサ状の高濃度Ｎ型拡散層を形成
する工程と、その周囲にＢＳｆＪを成長させた後、熱処
理を行い、８５０層からＰ型不純物を拡散させて素子分
１１を領域としての高濃度Ｐ型拡散層を形成する工程と
１選択エピタキシャル成長とポリノリコン成長とを併用
することにより、偵結品のコレクタ領域およびボ・ノノ
リコンのコレクタ引き出し配線、単結晶のベース領域お
よびポリノリコンのベース引き出し配線を１１１１７次
形成する工程と１表面に５ｉ０２膜を成長させた後、ベ
ース領域上のエミッタを形成すべき部分を開口する工程
とＮ型ポリノリコン層を成長させた後、ベース領域へＮ
型不純物を拡散させてエミッタ領域を形成する工程から
なるように構成する。

〔産業上の１１１層分野〕 本発明は、半導体装置の製造方法、特に高速バイポーラ
・トランジスタの製造方法に関する。

近年、バイポーラ・トランジスタの高速化の要求に伴い
、素子の微細化、寄生素子、特に寄生容量の低減が要求
されている。

このため、多種のベース・エミッタ・セルファライン技
術が提供されているが、さらに接合面積の縮小等を考慮
する必要がある。

〔従来の技術〕

第７図は、従来のベース・エミッタ・セルファライン技
術を用いたバイポーラ・トランジスタの例を示す図であ
る。

第７１１ｉａにおいて、３０１はＰ型Ｓｉ基板、３０２
はコレクタ引き出し用の高７廖度Ｎ型埋没層、３０３は
コレクタ領域を構成するＮ型エビタキソヤル層、３０４
はＳｉＯ□膜、３０５はベース領域、３０６ははベース
引き出しポリシリコン１５，３０７はＳｉｎ、膜、３０
８はＳｉＯ２膜、３０９はＮ型ポリシリコン層、３１０
はエミッタ領域、３１１はエミッタ電極配線、３１２は
ベース電極配線、３１３はコレクタ電極配線である。

以下、第７図を用いて、従来のベース・エミッタ・セル
ファライン技術を用いたバイポーラ・トランジスタの！
！！造方決方法明する。

■Ｐ型５ｉ）Ｌ板３０１の表面にＰや＾ＳなどのＮ型不
純物を拡散やイオン注入などにより導入して高濃度Ｎ型
埋没層３０２を形成する。この高）；度Ｎ型埋没層３０
２は、コレクタを外部に引き出すために用いる。

■５ｉＪＪ板３０１の表面にＮ型エピタキシャル層３０
３を成長させる。このＮ型エピタキシャル層３０３は、
コレクタ領域を構成する。このとき同時に、高濃度Ｎ型
埋没層３０２と、後で形成するコレクタ電極配線３１３
とを導通させるための高濃度Ｎ型エピタキシャル層も形
成する。

■Ｎ型エピタキシャルＮ３０３をパターニングした後、
　Ｓｉｎ、膜３０４をＣＶＤ法などにより成長させる。

■Ｎ型エピタキシャル層３０３の表面にＢなどのＰ型不
純物を拡１１々やイオン注入などにより導入してＰ型の
ベース領域３０５を形成する。

■＆Ｉ７ｊにＳｉを成長させて、ベース引き出しポリシ
リコン層３０Ｇを形成する。

＠　表面ニＳ　ｉ　Ｏｚ膜３０７．３０８をＣＶ　Ｄ法
などにより成長さセた後、ＲＩＥ（反応性イオン・工７
チング）などにより、Ｓ１０□■’Ａ　３０８のエミッ
タを形成ずべき部分を開口するうそして、この開口部の
表面を酸化して薄い５ｉ０２膜を形成する。

０表面にポリシリコンを成長させた後、　Ａｓなどをイ
オン注入してＮ型ポリシリコン層３０９を形成する。そ
の後、熱処理により、Ｎ型ポリシリコン層３０９中のＡ
ｓをベース領域３０５の表面に拡散させてエミッタ領域
３１０を形成する。

■Ｎ型ボリンリコン層３０９の表面にＮをｉｆＣ積させ
ることによりエミッタ電極配線を形成し、ＳＯ□膜３０
８の所定の部分を開口してＮを堆積させることによりベ
ース電極配線３１２を形成し、Ｓｉ０□膜３０７の所定
の部分を開口してＮを堆積さセることによりコレクタ電
極配線３１３を形成する。

以上の工程を経ることにより、バイポーラ・トランジス
タが完成する。

ト記の説明では省略したが、第７図に示す従来のバイポ
ーラ・トランジスタの場合、素子分離を行う必要がある
。素子分離は、■高濃度Ｎ型埋没層３０２のほかに、素
子分離のための１）型埋没層を５ｉＯ１膜３０４の下に
形成する。■素子の周囲に溝（トレンチ）を掘る。■選
択酸化を施す、などの方法により行う。

〔発明が解決しようとする課題〕

従来のバイポーラ・トランジスタの素子分離において　
ｌ）Ｎ接合を用いた場合には、１）型拡散層とＮ型拡散
層との間にある程度の距離を設けて送力向の耐圧が劣化
しないように考慮する必要があると共に複数枚のマスク
を用なする必要があるという問題があり、トレンチを用
いた場合には、複数回のエノチング工程および酸化工程
を経る必要があるという問題があり、さらに１選択酸化
の場合には、　５ｉ）ｆＥ板にストレスを惇え、Ｓｉｉ
仮に結晶転移が生しるという問題があった。

本発明は、１枚のマスクでセルファラインにＰ型埋没層
とＮ型埋没層とを形成して素子分離を行い９選択エピタ
キソヤル成長とポリシリコン成長とを併用することによ
りコレクタ領域および／＜　−ス領域を形成することに
より、製造工程を短縮させると共に接合面積を縮小して
寄生容置の低減を図った半導体装置の製造方法、特にバ
イポーラ・トランジスタの製造方法を提供することを目
的とする。

（課題を解決するための手段］ 上記の目的を達成するために１本発明の半導体装置の製
造方法、特にバイポーラ・トランジスタの製造方法は、
Ｐ型Ｓｉ基板の表面にＮ型の不純物を拡散した後５パタ
ーニングにより不要な部分のＳｉｉ仮を除去して、メサ
状の高濃度Ｎ型拡散層を形成する工程と、メサ状の高濃
度Ｎ型拡散層の１．’ｉｌ囲にＢＳＧ層を成長させた後
、熱処理を行い、ＢＳＧ層からＰ型不純物を拡散させて
素子骨Ｈ領域としての高濃度Ｐ型拡散層を形成する工程
と２表面にＳｉＯ□膜を成長させた後、高（；度Ｎ型拡
散層上のコトクタを形成すべき部分を開口する工程と表
面にＳｉを成長さセて、高濃度Ｎ型拡散層上には単結晶
Ｓｉからなるコレクタ領域を形成し、　ＳｉＯ□ｌり上
にはコレクタ引き出し配線としてのＮ型ポリノリコン層
を形成する工程と１表面にＳｉＯ□膜を成長させた後、
コレクタ領域上のベースを形成ずべき部分を開［１する
工程と１表面にＳｉを成長さ−けて。

コレクタ領域上には哨結晶Ｓｉからなるベース領域を形
成し、　ＳｉＯ□膜上にはベース引き出し配線としての
Ｐ型ポリシリコン層を形成する工程と１表面に５ｉｆ２
膜を成長さＵ゛た後、ベース領域上のエミッタを形成す
べき部分を開口する工程と、Ｎ型ポリノリコン層を成長
させた後、ベース領域へＮ型不純物を拡散させてエミッ
タ６Ｒ域を形成する工程からなるように構成する。

第１図は１本発明の原理説明図である。

第１図において、１０１は５１基板、］０２は高、；度
Ｎ型拡散層、１０３はＳｉＯ□膜、＋０４はＳｉ３Ｎ４
膜、１０５はＢＳＧ層、１０６は高濃度Ｎ型拡散層、１
０７はＳ１０．膜、１０８はコレクタ領域１０９はＮ型
ポリシリコン層、１１０は５ｉＯ７膜Ｉｌｌはベース頭
域、１１２はＰ型７（ξリレ９３２層、１１３は５ｉ０
２膜、１１４はＮ型ポリシリコン層、１１５はエミッタ
領域、１１６はエミ、り電極配線、１１７はベース電極
配線、１１８はコレクタ電極配線である。

〔作用〕

第１図を用いて１本発明に係る半導体装置の製造方法、
特に、１枚のマスクでセルファラインにＰ型埋没層とＮ
型埋没層とを形成して素子分離を行い、ｉＺ択エピタキ
シャル成長とポリシリコン成長とを併用することにより
コレクタ領域およびベース領域を形成する。バイポーラ
・トランジスタの製造方法を説明する。

本発明の素子分離は、以下の千１噴により行う。

■Ｐ型５ｉ）ｆＥ板１０１の表面にＮ型不純物を拡散し
た後、コレクタ９■域となるべき部分以外のＳｉｌ仮＋
０１を除去し、メサ状の高濃度Ｎ型拡散層１０２を形成
する。

０表面にＳｉＯ□膜１０３およびＳｉ、Ｎ、膜１０４を
形成する。

■メサ状の高濃度Ｎ型拡散層１０２の側面以外の部分の
５ｉ０２膜および５ｉＪ−膜を除去する。

■メサ状の商ン；度Ｎ型拡散層１０２の周囲にＢＳＧ層
＋０５を成長させる。

■熱処理を行い、８５０層１０５からＳｉ基板１０１中
にＢを拡散させて素子分離領域としての高濃度Ｎ型拡散
層１０６を形成する。

本発明の素子分離の形成方法によれば、バイポーラ・ト
ランジスタ本体を形成するための土台となるＮ型埋没層
としての高濃度Ｎ型拡散層１０２と、素子分離領域を構
成するＰ型埋設層としての高濃度Ｐ型拡散層１０６とを
１枚のマスクでセルファラインに形成することができる
。

また１本発明のバイポーラ・トランジスタ本体の形成は
、以下の手＋１１１により行う。

■高濃度Ｐ型拡散層１０６を形成して素子分離を行った
Ｓｉｗ板１０１の表面にＳｉＪ膜＋０７を成長させた後
、高濃度Ｎ型拡散層１０２１のコレクタを形成ずべき部
分を開口する。

０表面にＳｉを成長させて、高濃度Ｎ型拡散層１０２上
には単結晶Ｓｉからなるコレクタ領域１０８を形成し、
　５ｉｎｆ膜１０７上にはコレクタ引き出し配線として
のＮ型ポリシリコン層１０９を形成する。

０表面に５ｉＯｚ膜１１０を成長させた後、コレクタ領
域１０８上のベースを形成すべき部分を開口する。

０表面にＳｉを成長させて、コレクタ領域１０８上には
単結晶Ｓｉからなるベース領域ＩＩＩを形成し、　Ｓｉ
Ｏ□膜１１膜上１０ベース引き出し配線としてのＰ型ポ
リシリコン層１１２を形成する。

０表面に５ｉＯｚ膜１１３を成長させた後、ベース頭域
Ｉｌｌ上のエミッタを形成すべき部分を開口する。

■Ｎ型ボリンリコン層１１４を成長させた後。

ベース領域１１１へＮ型不純物を拡散させてエミッタ領
域１１５を形成する。

本発明のバイポーラ・トランジスタ本体の形成は１選択
エビタキンヤル成長とポリシリコン成長とを併用して階
層的に行うので、接合面積を縮小することができ、した
がって、寄生容量を低減させることかできる。

〔夫施例〕

第２図〜第６図は２本発明の１実施例の各工程を示す図
である。

第２図〜第６図において、２０１はＰ型Ｓ１基板。

２０２　ハＡＣ度Ｎ型拡散Ｎ、　　２０３　ハ５ｉＯｚ
ｌｌＱ、　　２０４はＳｉＯ□膜、２０５は５ｉｓＮ４
膜、２０６はＢＳＧ層、２０７は高１濃度Ｐ型拡散層９
２０８はＳｉＯ□膜、２０９はコレクタ領域、２１Ｏは
Ｎ型ポリシリコン居、２１１はＳ＋０．膜、２１２はベ
ース領域。

２１３はＰ型ポリシリコン層、２１４は５ｉ０２膜。

２１５はＮ型ボリンリコン［，２＋６はエミッタ領域、
２Ｉ７はエミッタＮ、極配線、２１８はベース電極配線
、２１９はコレクタ電極配線である。

以下、第２図〜第６図を用いて５本発明の１実施例の各
工程を説明する。

（工程１．第２図参照） Ｐ型Ｓ１基板２０１の表面全体にＡｓやＰなどのＮ型不
純物を拡散して高濃度Ｎ型拡散層２０２を形成する。

次いで、Ｓ１０□１１り２０３を約１０００人の厚さに
熱成長させる。

その７．１．ｓｉ基板２０１をエツチングによりパタニ
ングしてメサ状の高濃度Ｎ型拡散層２０２を形成する。

このメサ状の高濃度Ｎ型拡散層２０２は、バイポーラ・
トランジスタ本体を形成するための土台となる。

そして１表面に厚さ約１０００人のｓ；ｏｚｌｌ桑２０
４を熱成長させ５　さらに、ＣＶＤ法により、厚さ７０
０〜１０００人の５ｉｚＮ４股２０５を形成する。

（工程２、第３図参照） 全面にＲＩＥなどのエツチングを施し、メサ状の高濃度
Ｎ型拡散層２０２の側壁だけにＳｉＯ□膜２０４および
５ｉＪａ膜２０５を残す。

次いで１表面にＣＶＤ法によ、Ｑ　Ｂ　Ｓ　Ｇを成長さ
・ｕ、リフローさせた後、エッチハックによる平坦化を
行ってＢＳ（４２０６を形成する。

その後、熱処理を行って、ＢＳＧ層２０６からＳｉ基板
２０１中にＢを拡散させて高濃度Ｐ型拡散層２０７を形
成する。この高濃度Ｎ型拡散層２０７は、ＢＳＧ層２０
６と共に素子分離領域として機能する。

（工程３．第４図参照） 表面全体にＳｉＯ□膜２０８をＣＶＤ法により約４００
０人の厚さに成長させた後、高濃度Ｎ型拡散層２０２上
のＳｉＯ□膜２０３および２０８をパターニングする。

次いで、全面にＳｉを成長させる。この結果、高濃度Ｎ
型拡散層２０２上には構結晶５ｉが成長しコレクタ領域
２０９を構成する。また、　ＳｉＯ□膜２０膜上０８上
リシリコンが成長し、コレクタ引き出し配線としてのＮ
型車９フリコン層２１０が形成される。Ｎ型車９フリコ
ン層２１０の不必要な部分は、パターニングを行っ°ζ
除去する。

その後、全面ζこＣＶＤ法ζこより、　５ｉ０２膜２１
１を３０００〜４０００人の厚さに形成する。

（工程４．第５図参照） ＳｉＯ７膜２１１のベースを形成ずべき部分をパタニン
グにより開口した後、全面に３１を成長させる。この結
果、コレクタ領域２０９上には単結晶Ｓｉが成長し、ベ
ース領域２１２を構成する。また。

ＳｉＯ□膜２１膜上１１上リシリコンが成長し、ベース
引き出し配線としてのＰ型ポリシリコン層２１３が形成
される。Ｐ型ポリシリコン＠２１３の不必要な部分は、
パターニングを行って除去する。

その後、全面にＣＶＤ法により、Ｓ１０□膜２＋４を３
０００〜４０００人の厚さに形成する。

（工程５．第６図参照） ＳＩＯｚＢＱ　２１４のエミッタを形成すべき部分をパ
ターニングにより開口した後、ＣＶＤ法によりノンドー
プのポリソリコンを成長し、これに八ＳやｐなどのＮ型
不純物をイオン注入法などにより導入した後、不必要な
部分をパターニングにより除去してＮ型ポリシリコン層
２１５を形成する。

次いで、熱処理を行って、Ｎ型ポリシリコン店２１５中
のＮ型不純物をベース領域２１２の表面に拡散させ、エ
ミッタ領域２１６を形成する。

その２に、Ａ１を堆積させた後、パターニングす４こと
により、エミ、り電極配線２１７．ベース電極配線２１
８およびコレクタ電極配線２１９を形成する。

以上の工程を経゛乙本発明のバイポーラ・トランジスタ
は完成する。

〔発明の効果〕

本発明によれば、１枚のマスクで、セルファラインにバ
イポーラ・トランジスタ本体を形成するだめの土台とな
るＮ型埋没層と素子分離領域としてのＰ型埋段層とを形
成することが可能になると共に、Ｐ型埋段層を形成する
ための拡散源であるＢＳＧ層をそのまま素子分刈に使用
することができるので、従来の選択酸化やトレンチによ
る素子分画と比較して製造工程を短１１ｈすることがで
きる。

また、バイポーラ・トランジスタ本体を選ＩＲエピタキ
ノヤル成長とポリシリコン成長とを併用して階層的に形
成しているので、従来のベース・エミッタ・セルファラ
イン技術を用いて形成したものに比べて、接合面積を縮
小することができる。

その結果、寄生容量が低域し、バイポーラ・トランジス
タの性能が向上する。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図〜第６図は本発明の１実施例の各工程を示す図。 第７図は従来例を示す図である。 第１図において １０１：Ｓｉ基板 １０２：高濃度Ｎ型拡散層 ＋０３：ＳｉＯ□膜 １０４　：　　ｓｌ、Ｎ４膜 １０５：８５０層 １０６：高３塁度Ｐ型拡１８！層 １０７　：ＳｉＯ！膜 １０８：コレクタ領域 １０・１：Ｎ型ポリソリコン層 １１０：ＳｉＯ□膜 Ｉｌｌベース領域 １１２：Ｐ型ポリシリコンｊり １１３　：　ｓｉｏ、１１１２ １１４：Ｎ型ポリシリコン層 １１５：エミノタ領域 １１６：エミノタ電極配線 １１７・ベース電極配線 ＩＩ８：コレクタ電極配線

Claims (1)

1. 【特許請求の範囲】 Ｐ型Ｓｉ基板（１０１）の表面にＮ型の不純物を拡散し
   た後、パターニングにより不要な部分のＳｉ基板（１０
   １）を除去して、メサ状の高濃度Ｎ型拡散層（１０２）
   を形成する工程と、 メサ状の高濃度Ｎ型拡散層（１０２）の周囲にＢＳＧ層
   （１０５）を成長させた後、熱処理を行い、ＢＳＧ層（
   １０５）からＰ型不純物を拡散させて素子分離領域とし
   ての高濃度Ｐ型拡散層（１０６）を形成する工程と、 表面にＳｉＯ＿２膜（１０７）を成長させた後、高濃度
   Ｎ型拡散層（１０２）上のコレクタを形成すべき部分を
   開口する工程と、 表面にＳｉを成長させて、高濃度Ｎ型拡散層（１０２）
   上には単結晶Ｓｉからなるコレクタ領域（１０８）を形
   成し、ＳｉＯ＿２膜（１０７）上にはコレクタ引き出し
   配線としてのＮ型ポリシリコン層（１０９）を形成する
   工程と、 表面にＳｉＯ＿２膜（１１０）を成長させた後、コレク
   タ領域（１０８）上のベースを形成すべき部分を開口す
   る工程と、 表面にＳｉを成長させて、コレクタ領域（１０８）上に
   は単結晶Ｓｉからなるベース領域（１１１）を形成し、
   ＳｉＯ＿２膜（１１０）上にはベース引き出し配線とし
   てのＰ型ポリシリコン層（１１２）を形成する工程と、 表面にＳｉＯ＿２膜（１１３）を成長させた後、ベース
   領域（１１１）上のエミッタを形成すべき部分を開口す
   る工程と、 Ｎ型ポリシリコン層（１１４）を成長させた後、ベース
   領域（１１１）へＮ型不純物を拡散させてエミッタ領域
   （１１５）を形成する工程 からなることを特徴とする半導体装置の製造方法。