JPH0261150B2 - - Google Patents
Info
- Publication number
- JPH0261150B2 JPH0261150B2 JP58112876A JP11287683A JPH0261150B2 JP H0261150 B2 JPH0261150 B2 JP H0261150B2 JP 58112876 A JP58112876 A JP 58112876A JP 11287683 A JP11287683 A JP 11287683A JP H0261150 B2 JPH0261150 B2 JP H0261150B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inas
- gasb
- alsb
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、高速動作をする化合物半導体デバイ
スに関するものである。
スに関するものである。
（従来技術とその問題点）
GaAsを用いたデバイスはその電子移動度が大
きいこと、半絶縁性GaAs基板が得られることに
より、Siを用いたデバイスに比べ、高速動作が得
られている。GaAsよりさらに高電子移動度を得
るためにInxGa1−xAs（ｘ＝0.53）を用いたデバ
イスが報告されているが、あまり大きな電子移動
度は得られていない。これはInxGa1−xAs混晶
中での合金散乱のためだと考えられる。
きいこと、半絶縁性GaAs基板が得られることに
より、Siを用いたデバイスに比べ、高速動作が得
られている。GaAsよりさらに高電子移動度を得
るためにInxGa1−xAs（ｘ＝0.53）を用いたデバ
イスが報告されているが、あまり大きな電子移動
度は得られていない。これはInxGa1−xAs混晶
中での合金散乱のためだと考えられる。
また、２元化合物半導体のInAsは、合金散乱
がなく、高電子移動度が期待できるが、この
InAsに格子整合した良質の半絶縁性基板が得ら
れないのが実状である。
がなく、高電子移動度が期待できるが、この
InAsに格子整合した良質の半絶縁性基板が得ら
れないのが実状である。
（発明の構成）
本発明は、これらの問題点を解決するためにな
されたものであり、半絶縁性GaAs基板を用い合
金散乱がなく、電子移動度が大きいInAsを動作
層として用いた半導体デバイスの製造方法を与え
るものである。
されたものであり、半絶縁性GaAs基板を用い合
金散乱がなく、電子移動度が大きいInAsを動作
層として用いた半導体デバイスの製造方法を与え
るものである。
以下、実施例により、詳細に説明する。
まず第１図ａに示すように半絶縁性GaAs基板
１上にGaSb２を分子線エピタキシヤル法で2μｍ
以上成長させる。
１上にGaSb２を分子線エピタキシヤル法で2μｍ
以上成長させる。
次にこのGaSb２上にAlSb層３を0.5μｍ、不純
物ドープしていないInAs層４を1μｍ、AlSb層５
を0.1μｍ、Al膜６を0.4μｍ成長させる（第１図
ｂ）。つぎに第１図ｃに示すように一つの領域７
を除きAl膜６をフオトエツチングで除去し、ゲ
ート電極７を形成する。次にゲート電極７に関し
て互いに反対側にある２領域をInAs層４に到達
するまでエツチングし（第１図ｄ）、最後にこの
２領域にAuのオーミツク電極８，９を形成する
（第１図ｅ）。
物ドープしていないInAs層４を1μｍ、AlSb層５
を0.1μｍ、Al膜６を0.4μｍ成長させる（第１図
ｂ）。つぎに第１図ｃに示すように一つの領域７
を除きAl膜６をフオトエツチングで除去し、ゲ
ート電極７を形成する。次にゲート電極７に関し
て互いに反対側にある２領域をInAs層４に到達
するまでエツチングし（第１図ｄ）、最後にこの
２領域にAuのオーミツク電極８，９を形成する
（第１図ｅ）。
このようにして目的の高速半導体デバイスが得
られる。
られる。
第１図ａにおいて、GaSb層２は2μ以上にして
ある。GaSbとGaAsとは約7.9％の格子不整があ
るにもかかわらず、2μｍ以上成長させることに
より良好な結晶が得られることを発明者等は見い
出している。第２図はGaSbの膜厚に対する移動
度の相対値を示しているが、膜厚が2μｍ以上で
は移動度は飽和しており、良好な結晶が得られて
いる。
ある。GaSbとGaAsとは約7.9％の格子不整があ
るにもかかわらず、2μｍ以上成長させることに
より良好な結晶が得られることを発明者等は見い
出している。第２図はGaSbの膜厚に対する移動
度の相対値を示しているが、膜厚が2μｍ以上で
は移動度は飽和しており、良好な結晶が得られて
いる。
第１図ｂにおいて、超高真空チエインバ内で、
AlSb層に引き続きAl膜６を成長させているのは、
AlSb膜が非常に酸化し易く、大気中ではすぐに
表面に酸化膜が形成されてしまうためである。
AlSb層に引き続きAl膜６を成長させているのは、
AlSb膜が非常に酸化し易く、大気中ではすぐに
表面に酸化膜が形成されてしまうためである。
次に、本発明で製造した電界効果トランジスタ
高速動作性について説明する。
高速動作性について説明する。
第３図は、AlSbとInAsとのヘテロ界面でのエ
ネルギー・バンド図であり、ａは外部電界がない
とき、ｂはAlSb側に正電圧を印加したとき、ｃ
はAlSb側に負電圧を印加したときのそれぞれの
エネルギー・バンド図である。
ネルギー・バンド図であり、ａは外部電界がない
とき、ｂはAlSb側に正電圧を印加したとき、ｃ
はAlSb側に負電圧を印加したときのそれぞれの
エネルギー・バンド図である。
本実施例による電界効果トランジスタでは、
AlSbとInAsとのバンド構造の相違から第３図ａ
に示すようにInAsとGaSbとの界面のInAs側に電
子が蓄積し、これが電気伝導に寄与している。そ
してゲート電極７に電圧を加えることにより、バ
ンド図は第３図ｂ，ｃに示すように変わり、オー
ミツク電極８，９間に流れる電流が変調される。
このようにして、InAsの電子移動度は大きいの
で高速動作が得られる。
AlSbとInAsとのバンド構造の相違から第３図ａ
に示すようにInAsとGaSbとの界面のInAs側に電
子が蓄積し、これが電気伝導に寄与している。そ
してゲート電極７に電圧を加えることにより、バ
ンド図は第３図ｂ，ｃに示すように変わり、オー
ミツク電極８，９間に流れる電流が変調される。
このようにして、InAsの電子移動度は大きいの
で高速動作が得られる。
（産業上の利用可能性）
以上述べた如く本発明は、従来用いられてきた
半導体デバイスより動作速度の速い化合物半導体
デバイスの製造方法を与えるものである。
半導体デバイスより動作速度の速い化合物半導体
デバイスの製造方法を与えるものである。
現在トランジスタ、ICが用いられているあら
ゆる分野に用いることができ、その産業上の利用
分野は極めて大きく、特に高速処理が必要な分
野、例えば計算機のCPU、メモリ画像処理等で
の利用が期待できる。
ゆる分野に用いることができ、その産業上の利用
分野は極めて大きく、特に高速処理が必要な分
野、例えば計算機のCPU、メモリ画像処理等で
の利用が期待できる。
本発明は、本実施例の構造の素子に限るもので
はなく、GaSbと格子定数のほぼ等しい材料の組
み合わせを用いたデバイスにはすべて適用でき、
半絶縁性GaAs基板を用いたこれらの素子が実現
できる。
はなく、GaSbと格子定数のほぼ等しい材料の組
み合わせを用いたデバイスにはすべて適用でき、
半絶縁性GaAs基板を用いたこれらの素子が実現
できる。
第１図は、本発明の一実施例である電界効果ト
ランジスタの製造方法の説明図であり、プロセス
の各段階での素子の断面構造を示すものである。
第２図は、GaAs基板上に結晶成長させたGaSb
の相対移動度の層厚依存性を示す図である。第３
図は、AlSbとInAsとのヘテロ界面でのエネルギ
ー・バンド図であり、ａは外部電界がないとき、
ｂは正電圧（AlSb側が正）印加したとき、ｃは
負電圧を印加したときのそれぞれのエネルギー・
バンド図である。 １は半絶縁性GaAs基板、２はGaSb層、３，
５はAlSb層、４はInAs層、６はAl膜、７はゲー
ト電極、８，９はオーミツク電極である。
ランジスタの製造方法の説明図であり、プロセス
の各段階での素子の断面構造を示すものである。
第２図は、GaAs基板上に結晶成長させたGaSb
の相対移動度の層厚依存性を示す図である。第３
図は、AlSbとInAsとのヘテロ界面でのエネルギ
ー・バンド図であり、ａは外部電界がないとき、
ｂは正電圧（AlSb側が正）印加したとき、ｃは
負電圧を印加したときのそれぞれのエネルギー・
バンド図である。 １は半絶縁性GaAs基板、２はGaSb層、３，
５はAlSb層、４はInAs層、６はAl膜、７はゲー
ト電極、８，９はオーミツク電極である。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性GaAs基板上にGaSbを2μｍ以上結
晶成長させる工程と、該GaSb層上にGaSbとほぼ
格子定数の等しい単層または多層の結晶を成長さ
せる工程とを含む高速半導体デバイスの製造方
法。 ２ 2μｍ以上の前記GaSb層上に順次、Al、Sb
層、InAs層、AlSb層を積層し、次いでAl膜を積
層し、この後、該Al膜の一部をゲート電極とし
て残し、該ゲート電極の外側の領域を前記InAs
層の一部まで除去し、最後に除去後残つたInAs
層上にオーミツク電極を設けることを特徴とする
特許請求の範囲第１項に記載の高速半導体デバイ
スの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112876A JPS605572A (ja) | 1983-06-24 | 1983-06-24 | 高速半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112876A JPS605572A (ja) | 1983-06-24 | 1983-06-24 | 高速半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605572A JPS605572A (ja) | 1985-01-12 |
| JPH0261150B2 true JPH0261150B2 (ja) | 1990-12-19 |
Family
ID=14597740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58112876A Granted JPS605572A (ja) | 1983-06-24 | 1983-06-24 | 高速半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605572A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2796113B2 (ja) * | 1989-03-20 | 1998-09-10 | 富士通株式会社 | 半導体装置 |
| EP0531550B1 (en) * | 1991-03-28 | 1997-12-29 | Asahi Kasei Kogyo Kabushiki Kaisha | Field effect transistor |
-
1983
- 1983-06-24 JP JP58112876A patent/JPS605572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS605572A (ja) | 1985-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| JPS63281475A (ja) | 半導体装置の製造方法 | |
| JPH11261054A (ja) | 電界効果トランジスタ | |
| JPH0261150B2 (ja) | ||
| JPH0312769B2 (ja) | ||
| JP3097673B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS61199666A (ja) | 電界効果トランジスタ | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0194676A (ja) | 半導体装置及びその製造方法 | |
| JP2787589B2 (ja) | 半導体装置 | |
| JPS63114130A (ja) | 素子間分離法 | |
| JP2773449B2 (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JPS609174A (ja) | 半導体装置 | |
| JPS63281474A (ja) | 半導体装置 | |
| JPS6330788B2 (ja) | ||
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPH05198554A (ja) | 半導体装置の作製方法 | |
| JPS62200771A (ja) | 半導体装置とその製造方法 | |
| JP3153560B2 (ja) | 半導体装置の製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS6068661A (ja) | 半導体装置 | |
| JPS59181673A (ja) | 半導体装置 | |
| JPS61258480A (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
| JPH03179782A (ja) | 電界効果型トランジスタ |