JPH0265255A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　　　（第４図）発明が解
決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例　　（第１図〜第３図）発明の効果 〔概要〕 半導体装置の製造方法に関し、 集積化に伴う、フェーズを溶断するための電流を流すス
イッチングトランジスタのソース・ドレイン耐圧の低下
を抑えることができ、フェーズを安定に切断することが
できる半導体装置の製造方法を提供することを目的とし
、 基板上に絶縁膜、耐酸化膜を順次形成する工程と、前記
耐酸化膜を選択的にエツチングすることにより、スイッ
チングトランジスタ領域形成用のマスク層及び周辺用ト
ランジスタ領域形成用のマスク層を形成する工程と、前
記マスク層をマスクとして、前記基板を選択的に酸化す
ることによりフィールド酸化膜を形成する工程と、前記
マスク層及び前記絶縁膜を選択的にエツチングすること
により前記基板を露出させるとともに、スイッチングト
ランジスタ領域及び周辺用トランジスタ領域を形成する
工程と、前記フィールド酸化膜の形成されていない露出
された前記基板を酸化することにより前記スイッチング
トランジスタ領域および前記周辺用トランジスタ領域に
ゲート絶縁膜を形成する工程と、前記スイッチングトラ
ンジスタ領域及び前記周辺用トランジスタ領域の前記ゲ
ート絶縁膜上にゲート電極を形成する工程と、前記スイ
ッチングトランジスタ領域及び前記周辺用トランジスタ
領域の前記基板に不純物を選択的に導入することにより
低濃度不純物領域からなるオフセット部を形成する工程
と、前記スイッチングトランジスタ領域及び前記周辺用
トランジスタ領域の前記ゲート電極側壁にサイドウオー
ルを形成する工程と、前記ゲート電極及び前記サイドウ
オールを含む前記周辺用トランジスタの領域を覆うよう
に第１の高濃度不純物領域形成用のマスク層を形成する
工程と、前記第１の高濃度不純物領域形成用のマスク層
をマスクとして、前記基板に対して斜め方向に不純物を
選択的に導入することによりドレイン側の前記オフセッ
ト部の幅がソース側の前記オフセット部の幅よりも大き
くなるように第１の高濃度不純物領域からなるソース拡
散層、ドレイン拡散層を形成する工程と、前記ゲート電
極及び前記サイドウオールを含む前記゛スイッチングト
ランジスタ領域を覆うように第２の高濃度不純物領域形
成用のマスク層を形成する工程と、前記第２の高濃度不
純物領域形成用のマスク層をマスクとして、前記基板に
対して垂直方向に不純物を選択的に導入することにより
第２の高濃度不純物領域からなるソース拡散層、ドレイ
ン拡散層を形成する工程とを含むものである。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係り、詳しくは、特
にフェーズを溶断するための電流を流すスイッチング１
−ランジスクのソース・トレイン耐圧の低下を防止する
ことができる半導体装置の製造方法に関する。

例えば、ＤＲＡＭ等の冗長回路を使用する半導体装置に
おいては、冗長回路制御用の信号を発生さ−υるために
フェーズ回路を有しており、フェーズを選択的に溶断す
ることで冗長回路の使用、不使用を切換えることが行わ
れている。このフェーズへ電流を流すスイッチングトラ
ンジスタとしてはＬ　Ｄ　Ｄ　（Ｌｉｇｂｔｌｙ　Ｄｏ
ｐｅｄ　Ｄｒａｉｎ）構造のＭＯＳＦＥＴが用いられて
いる。この場合、フェーズを切る電圧としては、約１４
Ｖが要求されている。

〔従来の技術〕

以下、図面を用いて従来技術について説明する。

第４図は従来の半導体装置の製造方法を説明する図、第
５図は従来例のスイッチングトランジスタとフェーズの
構造を示す断面図、第６図は従来例のスイッチングトラ
ンジスタとフェーズの等価回路図である。なお、第４図
に示す半導体装置は例えばＤＲＡＭ等の半導体装置に適
用することができ、ＤＲＡＭを構成するスイッチングト
ランジスタばＬＤＤ構造のＭＯＳ　　ＦＥＴであり、Ｄ
ＲＡＭを構成する周辺用！・ランジスタはＬＤＤ構造の
ＭＯＳ　　ＦＥＴである。

これらの図において、２１は例えばＳｉからなり、例え
ばｐ型の基板、２２ａはフェーズを溶断するための電流
を流すスイッチングトランジスタのスイッチングトラン
ジスタ領域、２２ｂは周辺用トランジスタ領域、２３は
チャネルストッパ、２４は例えばＳｉＯ□からなるフィ
ールド酸化膜、２５は例えばＳ　ｉ　Ｏｚからなるゲー
ト絶縁膜、２６は例えばポリシリコンからなるゲート電
極、２７ばｎ”型で低濃度不純物領域からなるオフセッ
ト部、２８はｎ゛型で高濃度不純物領域からなるソース
／ドレイン拡散層、２９は例えば５１０２からなるサイ
ドウオール、３０は例えばＰＳＧからなる層間絶縁膜、
３１はコンタクトホール、３２は例えばＡβからなる配
線層、３３は例えば５ｉｎ２からなるカバー膜、３４は
例えば５ｉ０２からなる絶縁膜、３５は例えばポリシリ
コンからなるフェーズ、３６はフェーズ３５を溶断する
ための電流を流すスイッチングトランジスタである。

なお、ＬＤＤ構造は低濃度不純物領域からなるオフセッ
ト部２７と高濃度不純物領域からなるソース／ドレイン
拡散層２８から構成されている。

次に、第５図及び第６図を用いてその動作原理について
簡単に説明する。

第５図及び第６図に示すような冗長回路を使用する半導
体装置は、冗長回路制御用の信号を発生さ一ロるために
フェーズ３５回路を有しており、フェーズ３５を選択的
に溶断することで冗長回路の使用、不使用を切換えるこ
とかできる。

次に、その製造方法について簡単に説明する。

第４図に示すように、スイッチングトランジスタ３６と
周辺用トランジスタには同一の構造のＭＯＳ　　ＦＥＴ
を用いており、その両者の製造方法も全く同様な製造方
法を採っていた。特に、スイッチングトランジスタ３６
と周辺用トランジスタのしＤＤ槽構造構成するオフセッ
ト部２７とソース／ドレイン拡散層２８は、通常行われ
ている基板１に対して垂直方向のイオン注入法により形
成されていた。

〔発明が解決しようとする課題〕

しかしながら、このような従来の半導体装置の製造方法
にあっては、集積化に伴いゲート絶縁膜２５が薄くなり
、ゲート電極２６側壁のサイドウオール２９の幅が狭く
なってくると、スイッチングトランジスタのＬ　Ｄ　Ｄ
構造を構成するオフセット部２７の幅が狭くなりスイッ
チングトランジスタのソース、ドレイン耐圧が低下し、
フ異−ズを切断するために通常要求される１２〜１４Ｖ
の電圧でも降伏が生じ易くなり、切りたくないフェーズ
まで切断してしまうという問題点があった。

ここでサイドウオール２９の幅が狭くなってくるとオフ
セット部２７の幅が狭くなるのは、サイドウオール２９
の幅が狭くなるとオフセット部２７の幅が第７図（ａ）
から第７図（ｂ）に示す如く、ソース／ドレイン拡散層
２８にあたかも吸収される部分が増えるかのように狭く
なるのであり、これはソース／ドレイン拡散層２８の形
成を通常行われている垂直方向のイオン注入法により行
っていたことによるものと考えられる。そして、スイッ
チングトランジスタのソース・ドレイン耐圧の低下は特
にスイッチングトランジスタのドレイン側のオフセット
部２７の幅が小さ（なることにより生じるのである。

そこで本発明は、集積化に伴う、フェーズを溶断するた
めの電流を流すスイッチングトランジスタのソース・ト
レイン耐圧の低下を抑えることができ、フェーズを安定
に切断することができる半導体装置の製造方法を提供す
ることを目的としている。

〔課題を解決するための手段〕

本発明による半導体装置の製造方法は上記目的達成のた
め、基板上に絶縁膜、耐酸化膜を順次形成する工程と、
前記耐酸化膜を選択的にエツチングすることにより、ス
イッチングトランジスタ領域形成用のマスク層及び周辺
用トランジスタ領域形成用のマスク層を形成する工程と
、前記マスク層をマスクとして、前記基板を選択的に酸
化することによりフィールド酸化膜を形成する工程と、
前記マスク層及び前記絶縁膜を選択的にエツチングする
ことにより前記基板を露出させるとともに、スイッチン
グトランジスタ領域及び周辺用トランジスタ領域を形成
する工程と、前記フィールド酸化膜の形成されていない
露出された前記基板を酸化することにより前記スイッチ
ングトランジスタ領域及び前記周辺用トランジスタ領域
にゲート絶縁膜を形成する工程と、前記スイッチングト
ランジスタ領域及び前記周辺用トランジスタ領域の前記
ゲート絶縁膜上にゲート電極を形成する工程と、前記ス
イッチングトランジスタ領域及び前記周辺用トランジス
タ領域の前記基板に不純物を選択的に導入することによ
り低濃度不純物領域からなるオフセット部を形成する工
程と、前記スイッチングトランジスタ領域及び前記周辺
用トランジスタ領域の前記ゲート電極側壁にサイドウオ
ールを形成する工程と、前記ゲート電極及び前記サイド
ウオールを含む前記周辺用トランジスタの領域を覆うよ
うに第１の高濃度不純物領域形成用のマスク層を形成す
る工程と、前記第１の高濃度不純物領域形成用のマスク
層をマスクとして、前記基板に対して斜め方向に不純物
を選択的に導入することによりドレイン側の前記オフセ
ット部の幅がソース側の前記オフセット部の幅よりも大
きくなるように第１の高濃度不純物領域からなるソース
拡散層、ドレイン拡散層を形成する工程と、前記ゲート
電極及び前記サイドウオールを含む前記スイッチングト
ランジスタ領域を覆うように第２の高濃度不純物領域形
成用のマスク層を形成する工程と、前記第２の高濃度不
純物領域形成用のマスク層をマスクとして、前記基板に
対して垂直方向に不純物を選択的に導入することにより
第２の高濃度不純物領域からなるソース拡散層、ドレイ
ン拡散層を形成する工程とを含むものである。

〔作用〕

本発明は、基板上に絶縁膜、耐酸化膜が順次形成され、
耐酸化膜の選択的なエツチングによりスイッチングトラ
ンジスタ領域形成用のマスク層及び周辺用トランジスタ
領域形成用のマスク層が形成された後、前記マスク層を
マスクとして、基板の選択的な酸化によりフィールド酸
化膜が形成される。次いで、前記マスク層及び絶縁膜の
選択的なエツチングにより前記基板が露出されるととも
に、スイッチングトランジスタ領域及び周辺用トランジ
スタ領域が形成され、フィールド酸化膜の形成されてい
ない露出された基板の酸化によりスイッチングトランジ
スタ領域及び周辺用トランジスタ領域にゲート絶縁膜が
形成された後、スイッチングトランジスタ領域及び周辺
用トランジスタ領域のゲート絶縁膜上にゲート電極が形
成される。

次いで、スイッチングトランジスタ領域及び周辺用トラ
ンジスタ領域の基板に不純物が選択的に導入されること
により低濃度不純物領域からなるオフセット部が形成さ
れ、スイッチングトランジスタ領域及び周辺用トランジ
スタ領域のゲート電極側壁にサイドウオールが形成され
た後、ゲート電極及びサイドウオールを含む周辺用トラ
ンジスタ領域が覆われるように第１の高濃度不純物領域
形成用のマスク層が形成される。次いで、第１の高濃度
不純物領域形成用のマスク層をマスクとして、基板に対
して斜め方向に不純物が選択的に導入されることにより
ドレイン側のオフセット部の幅がソース側のオフセット
部の幅よりも大きくなるように第１の高濃度不純物領域
からなるソース拡散層、ドレイン拡散層が形成され、ゲ
ート電極及びサイドウオールを含むスイッチングトラン
ジスタ領域が覆われるように第２の高濃度不純物領域形
成用のマスク層が形成された後、第２の高濃度不純物領
域形成用のマスク層をマスクとして、基板に対して垂直
方向に不純物が選択的に導入されることにより第２の高
濃度不純物領域からなるソース拡散層、ドレイン拡散層
が形成される。

したがって、集積化に伴いサイドウオールの幅が狭くな
っても、スイッチングトランジスタのドレイン側のオフ
セット部の幅を、従来の垂直方向のイオン注入法による
ものより大きくとることができるようになり、スイッチ
ングトランジスタのソース・ドレイン耐圧の低下を抑え
ることができるようになり、フェーズを安定に切断する
ことができるようになる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図〜第３図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第１図（ａ）〜（１）は
一実施例の製造方法を説明する図、第２図（ａ）、（ｂ
）は一実施例のスイッチングトランジスタのＬＤＤ構造
の詳細を示す図、第３図（ａ）、（ｂ）は一実施例の周
辺用トランジスタのＬＤＤ構造の詳細を示す図である。

なお、第２図（ａ）及び第３図（ａ）は平面図であり、
第２図（ｂ）及び第３図（ｂ）は断面図である。

これらの図において、１は例えばＳｔからなり、例えば
ｐ型の基板、２は例えばＳｉＯ□からなる絶縁膜で、パ
ッド５ｉＯｚ膜ともいわれる。３は例えばＳｉ、Ｎ４か
らなる耐酸化膜、３ａ、３ｂはマスク層、４ａはフェー
ズを溶断するための電流を流すスイッチングトランジス
タのスイッチングトランジスタ領域、４ｂは周辺用トラ
ンジスタ領域、５ａ、５ｂ、５ｃ、５ｄ、５ｅはレジス
ト膜、６ａ、６ｂ、６ｃはチャネルストッパ、７は例え
ばＳ　ｉ　Ｏｚからなるフィールド酸化膜、８は例えば
ＳｉＯ□からなるゲート絶縁膜、９は例えばポリシリコ
ンからなるゲート電極、１０ａ、１０ｂ。

１０ｃはｎ−型で低濃度不純物領域からなるオフセット
部で、オフセット部１０ａはスイッチングトランジスタ
のドレイン側のオフセット部であり、オフセット部１０
ｂはスイッチングトランジスタのソース側のオフセット
部であり、オフセット１０ｃは周辺用トランジスタのオ
フセット部である。１１は例えばＳｉＯ□からなるサイ
ドウオール、１２ａはｎ゛型で第１の高濃度不純物領域
からなるドレイン拡散層、１２ｂはｎ゛型で第１の高濃
度不純物領域からなるソース拡散層、１２ｃはｎ゛型で
第２の高濃度不純物領域からなるソース／ドレイン拡散
層、１３は例えばＰＳＧからなる眉間絶縁膜、１４はコ
ンタクトホール、１５は例えばＡ！からなる配線層、１
６は例えばＰＳＧからなるカバー膜である。

なお、マスク層３ａはスイッチングトランジスタ領域４
ａ形成用のマスク層であり、マスク層３ｂは周辺用トラ
ンジスタ領域４ｂ形成用のマスク層である。スイッチン
グトランジスタのＬＤＤ構造はオフセット部１０ａ、１
０ｂ、ドレイン拡散層１２ａ及びソース拡散層１２ｂか
ら構成されており、周辺用トランジスタのＬＤＤ構造は
オフセット部１０Ｃ、ソース／ドレイン拡散層１２ｃか
ら構成されている。

次に、その製造方法について説明する。

まず、第１図（ａ）に示すように、例えば熱酸化法によ
り基板１上に絶縁膜２を形成した後、例えばＣＶＤ法に
より絶縁膜２上にＳｉ３Ｎ、を堆積して耐酸化膜３を形
成する。これが本発明の、基板上に絶縁膜、耐酸化膜を
順次形成する工程に該当する。

次に、第１図（ｂ）に示すように、例えばＲＩＥ法によ
り耐酸化膜３を選択的にエツチングすることによりマス
ク層３ａ、３ｂを形成する。この時、マスク層３ａはス
イッチングトランジスタ領域４ａ、マスク層３ｂは周辺
用トランジスタ領域４ｂのみが残るようにパターニング
される。これが本発明の、耐酸化膜を選択的にエツチン
グすることにより、スイッチングトランジスタ領域形成
用のマスク層及び周辺用トランジスタ領域形成用のマス
ク層を形成する工程に該当する。

次いで、マスク層３ａを覆うようにレジスト膜５ａを形
成した後、例えばＢのイオン注入法によりレジスト膜５
ａ及びマスク層３ｂをマスクとして基板１にＢ゛を選択
的に導入することによりチャネルストッパ６ａ、６ｂ、
６ｃを形成する。この時、チャネルストッパ６ａ、６ｂ
はスイッチングトランジスタ領域４ａから離間して形成
される。

次に、第１図（Ｃ）に示すように、レジスト膜５ａを除
去した後、フィールド酸化によりマスク層３ａ、３ｂを
マスクとして基板１を選択的に酸化することによりフィ
ールド酸化膜７を形成する。

これが本発明の、基板を選択的に酸化することによりフ
ィールド酸化膜を形成する工程に該当する。

次に、第１図（ｄ）に示すように、例えばリン酸溶液の
ウェットエツチングによりマスク層３ａ、３ｂを全て選
択的に除去した後、例えばフッ酸溶液のウェットエツチ
ングによりフィールド酸化膜７及び絶縁膜２を選択的に
エツチングしてスイッチングトランジスタ領域４ａ及び
周辺用トランジスタ領域４ｂを形成する。この時、基板
１が露出する。これが本発明の、基板を露出させるとと
もに、スイッチングトランジスタ領域及び周辺用トラン
ジスタ領域を形成する工程に該当する。

次に、第１図（ｅ）に示すように、例えば熱酸化法によ
りフィールド酸化膜７の形成されていない露出された基
板１を酸化することによりスイッチングトランジスタ領
域４ａ及び周辺用トランジスタ領域４ｂにゲート絶縁膜
８を形成する。これが本発明の、基板を酸化することに
よりゲート絶縁膜を形成する工程に該当する。次いで、
表面濃度コントロール用の例えばＢ等の不純物をスイッ
チングトランジスタ領域４ａ及び周辺用トランジスタ領
域４ｂのチャネル部に選択的に導入する。

次に、第１図（ｆ）に示すように、例えばＣＶＤ法によ
りスイッチングトランジスタ領域４ａ及び周辺用トラン
ジスタ領域４ｂを覆うように全面にポリシリコンを堆積
した後、例えばＲＩＥ法によりポリシリコンの不要な部
分を選択的にエツチングしてスイッチングトランジスタ
領域４ａ及び周辺用トランジスタ領域４ｂのゲート絶縁
膜８上にゲート電極９を形成する。これが本発明の、ゲ
ート電極を形成する工程に該当する。

次に、第１図（ｇ）に示すように、ゲート電極９を含む
周辺用トランジスタ領域４ｂを覆うようにレジスト膜５
ｂを形成した後、例えばＰのイオン注入法によりレジス
ト膜５ｂ及びゲート電極９をマスクとしてスイッチング
トランジスタ領域４ａの基板１にＰ゛を選択的に導入す
ることによりオフセット部１０ａ、１０ｂを形成する。

次に、第１図（ｈ）に示すように、レジスト膜５ｂを除
去し、ゲート電極９を含むスイッチングトランジスタ領
域４ａを覆うようにレジスト膜５Ｃを形成した後、例え
ばＰのイオン注入法によりレジスト膜５ｃ’及びゲート
電極９をマスクとして周辺用トランジスタ領域４ｂの基
板１にＰ＋を選択的に導入することによりオフセット部
１０ｃを形成する。第１図（ｇ）及び第１図（ｈ）に示
す工程が本発明の、スイッチングトランジスタ領域及び
周辺用トランジスタ領域の基板に不純物を選択的に導入
することにより低濃度不純物領域からなるオフセット部
を形成する工程に該当する。

次に、第１図（ｉ）に示すように、レジスト膜５ｃを除
去し、例えばＣＶＤ法によりスイッチングトランジスタ
領域４ａ及び周辺用トランジスタ領域４ｂのゲート電極
９を覆うように全面にＳｉＯ□を堆積した後、例えばＲ
ＩＥ法により５ｉｎ２の不要な部分を選択的にエツチン
グしてスイッチングトランジスタ領域４ａ及び周辺用ト
ランジスタ領域４ｂのゲート電極９側壁にサイドウオー
ル１１を形成する。これが本発明の、スイッチングトラ
ンジスタ領域及び周辺用トランジスタ領域のゲト電極側
壁にサイドうオールを形成する工程に該当する。

次に、第１図Ｎ）に示すように、ゲート電極９及びサイ
ドウオール１１を含む周辺用トランジスタ領域４ｂを覆
うように第１の高濃度不純物領域形成用のレジスト膜５
ｄを形成する。これが本発明の、第１の高濃度不純物領
域形成用のマスク層を形成する工程に該当する。次いで
、例えばＡｓのイオン注入法によりレジスト膜５ｄをマ
スクとして基板１に対して斜め方向にＡｓ”を導入する
ことにより、ドレイン側のオフセン１一部１０ａの幅が
ソース側のオフセン１一部１０ｂの幅よりモ大キくなる
ようにトレイン拡散層１２ａ、ソース拡散層１２ｂを形
成する。ここで斜めイオン注入は、スイッチングＩ・ラ
ンジスタのゲート電極９及びサイドウオール１１が同一
方向に向いて構成されている場合好ましく行うことがで
きる。これが本発明の、第１の高濃度不純物領域からな
るソース拡散層、ドレイン拡散層を形成する工程に該当
する。

次に、第１図（ｋ）に示すように、ゲート電極９及びサ
イドウオール１１を含むスイッチングトランジスタ領域
４ａを覆うように第２の高濃度不純物領域形成用のレジ
スト膜５ｅを形成する。これが本発明の、第２の高濃度
不純物領域形成用のマスク層を形成する工程に該当する
。次いで、例えばＡｓの通常行われているイオン注入法
によりレジスト膜５ｅをマスクとして、基板１に対して
垂直方向にＡｓ”を導入することによりソース／ドレイ
ン拡散層１２ｃを形成する。これが本発明の、第２の高
濃度不純物領域からなるソース拡散層、ドレイン拡散層
を形成する工程に該当する。

次に、第１図（ｆｆ）に示すように、層間絶縁膜１３を
形成した後、層間絶縁膜１３にコンタクトホール１４を
形成する。そして、コンタクトホール１４を介して各電
極とコンタクトを採るように配線層１５を形成した後、
全面を覆うようにカバー膜１６を形成することにより、
第１図（りに示すような構造の半導体装置が完成する。

すなわち、上記実施例では、第１図（ｊ）に示すように
、基板１に対して斜め方向に不純物として例えばＡｓ”
を選択的に導入することにより、スイッチングトランジ
スタ領域４ａのドレイン側のオフセット部１０ａの幅（
第２図（ａ）に示ずＡ）がソース側のオフセラＩ・部１
０ｂの幅（第２図（ａ）４ご示すＢ）よりも大きくなる
ようにドレイン拡散層１２ａ、ソース拡散層１２ｂを形
成したので、集積化に伴いサイドウオール１１の幅が小
さくなっても、スイッチングトランジスタのドレイン側
のオフセット部１０ａの幅を従来の垂直方向のイオン注
入によるものより大きくとることができ、スイッチング
トランジスタのソース・ドレイン耐圧の低下を抑えるこ
とができ、フェーズを安定に切断することができる。な
お、ソース側のオフセット部１０ｂの幅は従来の垂直方
向のイオン注入法によるものより小さくなるが、電流量
を大きく採れるという利点がある。

また、基板濃度の増加、チャネルドーズ量の増加に伴い
、ソース・ドレイン耐圧の低下が生じることも考えられ
るが、ドレイン側のオフセット部１０ａの幅を十分大き
く採ることで抑えることができる。

〔効果〕

本発明によれば、集積化に伴う、フェーズを溶断するた
めの電流を流すスイッチングトランジスタのソース・ド
レイン耐圧の低下を抑えることができ、フェーズを安定
に切断することができるという効果がある。

【図面の簡単な説明】

第１図〜第３図は本発明に係るｙｔ′−導体装置の製造
方法の一実施例を説明する図であり、第１図は一実施例
の製造方法を説明する図、第２図は一実施例のスイッチ
ング１〜ランジスタのＬＤＤ構造の詳細を示す図、 第３図は一実施例の周辺用トランジスタのＬＤＤ構造の
詳細を示す図、 第４図は従来例を説明する図、 第５図は従来例のスイッチングトランジスタとフェーズ
の構造を示す断面図、 第６図は従来例のスイッチングトランジスタとフェーズ
の等価回路図、 第７図は従来例の課題を説明する図である。 ・・・・・・基板、 ・・・・・・絶縁膜、 ・・・・・・耐酸化膜、 ａ・・・・・・スイッチングトランジスタ領域、ｂ・・
・・・・周辺用トランジスタ領域、６ａ、６ｂ、６ｃ・
・・・・・チャネルストッパ、７・・・・・・フィール
ド酸化膜、 ８・・・・・・ゲート絶縁膜、 ９・・・・・・ゲート電極、 １０ａ、１０ｂ、１０ｃ・・・・・・オフセット部、１
１・・・・・・サイドウオール、 １２ａ・・・・・・ドレイン拡散層、 １２ｂ・・・・・・ソース拡散層、 １２ｃ・・・・・・ソース／ドレイン拡散層、１３・・
・・・・層間絶縁膜、 １４・・・・・・コンタクトホール、 １５・・・・・・配線層、 １６・・・・・・カバー膜。 区

Claims (1)

1. 【特許請求の範囲】 フェーズと、該フェーズを溶断するための電流を流すス
   イッチングトランジスタを具備する半導体装置の製造方
   法において、 基板上に絶縁膜、耐酸化膜を順次形成する工程と、 前記耐酸化膜を選択的にエッチングすることにより、前
   記スイッチングトランジスタ領域形成用のマスク層及び
   周辺用トランジスタ領域形成用のマスク層を形成する工
   程と、 前記マスク層をマスクとして、前記基板を選択的に酸化
   することによりフィールド酸化膜を形成する工程と、 前記マスク層及び前記絶縁膜を選択的にエッチングする
   ことにより前記基板を露出させるとともに、スイッチン
   グトランジスタ領域及び周辺用トランジスタ領域を形成
   する工程と、 前記フィールド酸化膜の形成されていない露出された前
   記基板を酸化することにより前記スイッチングトランジ
   スタ領域及び前記周辺用トランジスタ領域にゲート絶縁
   膜を形成する工程と、前記スイッチングトランジスタ領
   域及び前記周辺用トランジスタ領域の前記ゲート絶縁膜
   上にゲート電極を形成する工程と、 前記スイッチングトランジスタ領域及び前記周辺用トラ
   ンジスタ領域の前記基板に不純物を選択的に導入するこ
   とにより低濃度不純物領域からなるオフセット部を形成
   する工程と、 前記スイッチングトランジスタ領域及び前記周辺用トラ
   ンジスタ領域の前記ゲート電極側壁にサイドウォールを
   形成する工程と、 前記ゲート電極及び前記サイドウォールを含む前記周辺
   用トランジスタ領域を覆うように第１の高濃度不純物領
   域形成用のマスク層を形成する工程と、 前記第１の高濃度不純物領域形成用のマスク層をマスク
   として、前記基板に対して斜め方向に不純物を選択的に
   導入することによりドレイン側の前記オフセット部の幅
   がソース側の前記オフセット部の幅よりも大きくなるよ
   うに第１の高濃度不純物領域からなるソース拡散層、ド
   レイン拡散層を形成する工程と、 前記ゲート電極及び前記サイドウォールを含む前記スイ
   ッチングトランジスタ領域を覆うように第２の高濃度不
   純物領域形成用のマスク層を形成する工程と、 前記第２の高濃度不純物領域形成用のマスク層をマスク
   として、前記基板に対して垂直方向に不純物を選択的に
   導入することにより第２の高濃度不純物領域からなるソ
   ース拡散層、ドレイン拡散層を形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。