JPH027452A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH027452A
JPH027452A JP15734088A JP15734088A JPH027452A JP H027452 A JPH027452 A JP H027452A JP 15734088 A JP15734088 A JP 15734088A JP 15734088 A JP15734088 A JP 15734088A JP H027452 A JPH027452 A JP H027452A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15734088A
Other languages
English (en)
Inventor
Motoaki Murayama
村山 元章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15734088A priority Critical patent/JPH027452A/ja
Publication of JPH027452A publication Critical patent/JPH027452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
〔従来の技術〕
従来の半導体装置の半導体チップ保護膜の構造を図面を
参照して説明する。
第2図は従来の半導体チップの一例の断面図である。
シリコン基板の上にシリコン酸化膜2を設け、第1アル
ミニウム配線3を形成する。全面にシリコン酸化膜4を
被覆し、アルミニウム配線3の上のシリコン酸化膜4を
開口し、層間接続用のスルーホール5を設け、第2アル
ミニウム配線6を形成する。この上にシリコン酸化膜7
、シリコン窒化膜8を順次堆積する。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、スルーホール5において
、シリコン窒化膜7のカバレッジが悪化し、膜厚が薄く
なって、この半導体チップをモールドパッケージに組ん
だ時、耐湿性が劣化するという欠点があった。
〔課題を解決するための手段〕
本発明は、半導体基板上に形成された多層配線と、該多
層配線を保護する保護膜とが形成されている半導体装置
において、前記保護膜が第1絶縁膜と、該第1絶縁膜の
凹部にのみ選択的に残存せしめな塗布膜と、前記第1絶
縁膜上に形成された耐湿性の第2絶縁膜とから成るもの
である。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の断面図である。
シリコン基板1上に膜厚1.0μmのシリコン酸化膜2
を形成する。次に、膜厚0.6μm程度のアルミニウム
を被着し、パターニングして第1アルミニウム配線3を
形成する。その上に膜厚0.8μm程度のシリコン酸化
膜4を形成し、層間接続用のスルーホール5を形成する
。次に、膜厚1.0μm程度のアルミニウムを被着し、
パターニングして第2アルミニウム配線6を形成する。
次に、膜厚0.5μm程度のシリコン酸化膜7を形成す
る。そして、塗布膜9を塗布法で形成し、異方性エッチ
バックをする事によりシリコン酸化膜7の凹部にのみ塗
布膜9を残存せしめる。
最後に、膜厚0.5μm程度のシリコン窒化膜8を形成
する。
上記実施例においては第1絶縁膜としてシリコン酸化膜
を用いたが、シリコン酸化膜の代りに、シリコン窒化膜
を用いることができ、より一層耐湿性効果を高めること
ができる。
〔発明の効果〕
以上説明したように、本発明は、シリコン酸化膜の凹部
に塗布膜を選択的に残存せしめ、その上にシリコン窒化
膜を形成するので、その膜厚は、均一となり、半導体チ
ップをモールドパッケージに組んだ時にも耐湿性を確保
できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は従来の半
導体チップの一例の断面図である。 1・・・シリコン基板、2,4.7・・・シリコン酸化
膜、3・・・第1アルミニウム配線、5・・・スルーホ
ール、6・・・第2アルミニウム配線、8・・・シリコ
ン窒化膜、9・・・塗布膜。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された多層配線と、該多層配線を保
    護する保護膜とが形成されている半導体装置において、
    前記保護膜が第1絶縁膜と、該第1絶縁膜の凹部にのみ
    選択的に残存せしめた塗布膜と、前記第1絶縁膜上に形
    成された耐湿性の第2絶縁膜とから成ることを特徴とす
    る半導体装置。
JP15734088A 1988-06-24 1988-06-24 半導体装置 Pending JPH027452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15734088A JPH027452A (ja) 1988-06-24 1988-06-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15734088A JPH027452A (ja) 1988-06-24 1988-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH027452A true JPH027452A (ja) 1990-01-11

Family

ID=15647550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15734088A Pending JPH027452A (ja) 1988-06-24 1988-06-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH027452A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150852A (ja) * 1985-12-25 1987-07-04 Oki Electric Ind Co Ltd 半導体素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150852A (ja) * 1985-12-25 1987-07-04 Oki Electric Ind Co Ltd 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JPH11311805A5 (ja)
JPH09251996A5 (ja)
JPH027452A (ja) 半導体装置
JP2617955B2 (ja) 半導体装置の製造方法
JPH0327551A (ja) 半導体装置の配線構造
JP2715456B2 (ja) 半導体装置
JP2770390B2 (ja) 半導体装置
JP2803940B2 (ja) 半導体装置
JP3413653B2 (ja) 半導体装置
JPH0434955A (ja) 集積回路装置
JPH03159125A (ja) 半導体装置
JPH01268150A (ja) 半導体装置
JPH0448627U (ja)
JPH02111052A (ja) 多層配線形成法
JP2006093330A5 (ja)
JPH04109654A (ja) 半導体装置及びその製造方法
KR970030393A (ko) 반도체 장치의 제조방법
JPS63217644A (ja) 半導体装置
JPH03248533A (ja) 半導体集積回路装置
JPH03196663A (ja) 半導体装置の製造方法
JPS63150944A (ja) 半導体装置の製造方法
JPS63177539A (ja) 半導体装置及びその製造方法
JPH0290621A (ja) 半導体装置
KR930011114A (ko) 반도체장치의 제조방법
JPH0590423A (ja) 半導体装置