JPH0276231A - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法Info
- Publication number
- JPH0276231A JPH0276231A JP63229005A JP22900588A JPH0276231A JP H0276231 A JPH0276231 A JP H0276231A JP 63229005 A JP63229005 A JP 63229005A JP 22900588 A JP22900588 A JP 22900588A JP H0276231 A JPH0276231 A JP H0276231A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- deposited
- film
- psg
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、化合物半導体を基板材料とする化合物半導
体装置に関し、特に化合物半導体の表面保護膜にりんを
含んだ酸化けい素膜を有する化合物半導体装置とその製
造方法に関するものである。
体装置に関し、特に化合物半導体の表面保護膜にりんを
含んだ酸化けい素膜を有する化合物半導体装置とその製
造方法に関するものである。
（従来技術）
第３図は、ＧａＡｓ （ガリウムーヒ素）を基板材料と
した従来のＭ Ｅ Ｓ （Ｍｅｔａｌ Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒ）型ＦＥＴの断面概念図である。
した従来のＭ Ｅ Ｓ （Ｍｅｔａｌ Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒ）型ＦＥＴの断面概念図である。
第３図において、ＧａＡｓ基板３１内にはＮ型活性領域
層３２と、Ｎ中型活性領域層３２゛が形成され、このＮ
型活性領域層３２上にはゲー１［極３３を、Ｎ型活性領
域層３２とショットキー接触をなしつる、例えばＷ（タ
ングステン）にて形成し、さらにＮ十型活性領域層３２
゛上には、ソース電極３４、およびドレイン電極３５を
、Ｎ＋型型性性領域層３２゛オーミック接触をなしうる
、例えばＡｕＧｅ （金−ゲルマニウム）にて形成し、
その表面には、表面保護膜３７が設けられ、各電極上に
は、コンタクト孔３８が開孔されている。
層３２と、Ｎ中型活性領域層３２゛が形成され、このＮ
型活性領域層３２上にはゲー１［極３３を、Ｎ型活性領
域層３２とショットキー接触をなしつる、例えばＷ（タ
ングステン）にて形成し、さらにＮ十型活性領域層３２
゛上には、ソース電極３４、およびドレイン電極３５を
、Ｎ＋型型性性領域層３２゛オーミック接触をなしうる
、例えばＡｕＧｅ （金−ゲルマニウム）にて形成し、
その表面には、表面保護膜３７が設けられ、各電極上に
は、コンタクト孔３８が開孔されている。
従来、この表面保護膜３７としては酸化けい素膜、窒化
けい素膜、窒化酸化けい素膜、窒化アルミニウム膜、ポ
リイミド膜、およびこれらの組合わせたラミネート膜が
主として用いられていた。
けい素膜、窒化酸化けい素膜、窒化アルミニウム膜、ポ
リイミド膜、およびこれらの組合わせたラミネート膜が
主として用いられていた。
半導体装置に表面保護膜を必要とすることは一般的に次
のような理由からである。
のような理由からである。
（１）外部の汚染物から半導体表面を保護する。
（２）外部からの物理的、機械的損傷から半導体表面を
保護する。
保護する。
（３）半導体表面の電気的（電子的）不安定性を安定化
させる。
させる。
しかしながら、従来技術では、上記の（１）および（２
）は満足できるが、（３）は不充分である。（３）の電
気的（ｉＩｔ子的）不安定性をなす要因は多数あるが、
ここで問題としているのは、半導体材料と、表面保護膜
の熱膨脹係数の差によって、半導体表面に応力が生じ、
この応力により、電子的不安定性が生じる要因のもので
ある。
）は満足できるが、（３）は不充分である。（３）の電
気的（ｉＩｔ子的）不安定性をなす要因は多数あるが、
ここで問題としているのは、半導体材料と、表面保護膜
の熱膨脹係数の差によって、半導体表面に応力が生じ、
この応力により、電子的不安定性が生じる要因のもので
ある。
例えば、熱膨脹係数を比較すると、半導体基板材料の代
表的なものであるＳｉ（シリコン）は２．６Ｘ１０”Ｃ
−１，ＧａＡｓ （ガリウムーヒ素）は５．９Ｘ１０”
℃−１であり、他の化合物半導体もおおむねＧａＡｓ
（ガリウムーヒ素）と同様に、Ｓｉ（シリコン）より
も２倍前後大きい。これに対し、表面保護膜の代表的な
二酸化けい素膜（Ｓ ｉ ０２ ）の代表値としては、
５Ｘ１０−７℃−１と基板材料よりもはるかに小さい。
表的なものであるＳｉ（シリコン）は２．６Ｘ１０”Ｃ
−１，ＧａＡｓ （ガリウムーヒ素）は５．９Ｘ１０”
℃−１であり、他の化合物半導体もおおむねＧａＡｓ
（ガリウムーヒ素）と同様に、Ｓｉ（シリコン）より
も２倍前後大きい。これに対し、表面保護膜の代表的な
二酸化けい素膜（Ｓ ｉ ０２ ）の代表値としては、
５Ｘ１０−７℃−１と基板材料よりもはるかに小さい。
前記した従来技術の表面保護膜は有機物であるポリイミ
ド膜を除き、おおむね二酸化けい素（Ｓ ｉ ０２ ）
に近い熱膨脹係数である。
ド膜を除き、おおむね二酸化けい素（Ｓ ｉ ０２ ）
に近い熱膨脹係数である。
このように、半導体基板材料と、表面保護膜の熱膨脹係
数の大きな差異により応力が生じる。この応力は半導体
主面に形成されている動作領域に及ぶため、動作領域が
電気的（電子的）不安定となる。
数の大きな差異により応力が生じる。この応力は半導体
主面に形成されている動作領域に及ぶため、動作領域が
電気的（電子的）不安定となる。
この電気的（電子的）不安定性があると半導体装置の特
性を劣化させる。第４図は、ＧａＡｓ（ガリウムーヒ素
）を基板材料とするＭＥＳ（Ｍｅｔａｌ ５ｅＩＩｌｉ
ｃｏｎｄｕｃｔｏｒ）型ＦＥＴの高周波電力利得の経時
変化を示したものである。第４図において、Ｂが従来技
術による製品の特性であり、経時により特性が大きく劣
化してしまうことが示されている。
性を劣化させる。第４図は、ＧａＡｓ（ガリウムーヒ素
）を基板材料とするＭＥＳ（Ｍｅｔａｌ ５ｅＩＩｌｉ
ｃｏｎｄｕｃｔｏｒ）型ＦＥＴの高周波電力利得の経時
変化を示したものである。第４図において、Ｂが従来技
術による製品の特性であり、経時により特性が大きく劣
化してしまうことが示されている。
また、従来において、化合物半導体は大部分の薬品に侵
され易く、特に酸性薬液に侵されやすい性質を持つこと
から、例えば、りんを含む酸化けい素膜（Ｐ Ｓ Ｇ）
を化合物半導体の表面保護膜に用いると、ＰＳＧは外気
から水分を吸収しやすく、また吸水するとりん酸（水）
を容易に生成するので、このりん酸（水）により、自ら
の化合物半導体を侵し、機能を劣化させることから、Ｐ
ＳＧは従来において、化合物半導体装置の表面保護膜と
しては採用しなかった。
され易く、特に酸性薬液に侵されやすい性質を持つこと
から、例えば、りんを含む酸化けい素膜（Ｐ Ｓ Ｇ）
を化合物半導体の表面保護膜に用いると、ＰＳＧは外気
から水分を吸収しやすく、また吸水するとりん酸（水）
を容易に生成するので、このりん酸（水）により、自ら
の化合物半導体を侵し、機能を劣化させることから、Ｐ
ＳＧは従来において、化合物半導体装置の表面保護膜と
しては採用しなかった。
（発明が解決しようとする課題）
この発明は上記のような点に鑑みて為されたもので、化
合物半導体装置において、表面保護膜を堆積する際に半
導体表面に及ぼされる応力により生じる化合物半導体装
置表面の電気的（電子的）不安定性を改善することによ
り、特性劣化の少ない良質な化合物半導体装置とその製
造方法を提供することにある。
合物半導体装置において、表面保護膜を堆積する際に半
導体表面に及ぼされる応力により生じる化合物半導体装
置表面の電気的（電子的）不安定性を改善することによ
り、特性劣化の少ない良質な化合物半導体装置とその製
造方法を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明による化合物半導体装置にあっては、りんを含
む酸化けい素膜は半導体表面に堆積する際に半導体表面
に引張り応力を及ぼすことが判明したことから、りんを
含まない酸化けい素膜と積層し、互いの応力を相殺する
ことで、半導体表面に作用する応力が極めて小さい表面
保護膜が得られることから、この積層構造表面保護膜を
用いることで、半導体装置表面の応力による特性劣化の
少ない化合物半導体装置が提供できる。
む酸化けい素膜は半導体表面に堆積する際に半導体表面
に引張り応力を及ぼすことが判明したことから、りんを
含まない酸化けい素膜と積層し、互いの応力を相殺する
ことで、半導体表面に作用する応力が極めて小さい表面
保護膜が得られることから、この積層構造表面保護膜を
用いることで、半導体装置表面の応力による特性劣化の
少ない化合物半導体装置が提供できる。
（作用）
前記化合物半導体装置にあっては、表面保護膜の育成に
気相化学反応法と、プラズマ気相化学反応法を用いる。
気相化学反応法と、プラズマ気相化学反応法を用いる。
プラズマ気相化学反応法で、ＧａＡｓ （ガリウムーヒ
素）に堆積させた酸化けい素膜は、３〜５×１０ＩＯｄ
ｙｎｅ−ｏ−２、また窒化けい素膜は、７〜８×１０】
２ｄｙｎｅ−ｃ！ｌ−２、気相化学反応法による酸化け
い素膜の場合も、３〜９ Ｘ １０ ｌ０ｄｙｎｅ−ａ
ｔｒ−２の夫々圧縮応力を受ける。
素）に堆積させた酸化けい素膜は、３〜５×１０ＩＯｄ
ｙｎｅ−ｏ−２、また窒化けい素膜は、７〜８×１０】
２ｄｙｎｅ−ｃ！ｌ−２、気相化学反応法による酸化け
い素膜の場合も、３〜９ Ｘ １０ ｌ０ｄｙｎｅ−ａ
ｔｒ−２の夫々圧縮応力を受ける。
これに対して、気相化学反応法による、酸化けい素膜に
リンを含ませた含りん酸化けい素膜（Ｐｈｏｓｐｈａｔ
ｅ−３ｉｌｉｃａｔｅ−Ｇｌａｓｓ； Ｐ Ｓ Ｇ ）
の場合、２〜５×１０℃ｄｙｎｅ−ｃｕｔ−２の引張り
応力を受けることが判明した。前記知見に基き、ＧａＡ
ｓ （ガリウムーヒ素）表面にＰＳＧ膜を被着させて、
さらに、ＰＳＧ膜上に二酸化けい素膜を被着させたとこ
ろ、引張り応力と、圧縮応力が互いに補償されて応力が
極めて小さい表面保護膜を得ることができ、このことか
ら半導体装置の主面に形成されている動作領域の電気的
（電子的）不安定性を改善することができ、特性劣化の
少ない良質な半導体装置を提供できる。
リンを含ませた含りん酸化けい素膜（Ｐｈｏｓｐｈａｔ
ｅ−３ｉｌｉｃａｔｅ−Ｇｌａｓｓ； Ｐ Ｓ Ｇ ）
の場合、２〜５×１０℃ｄｙｎｅ−ｃｕｔ−２の引張り
応力を受けることが判明した。前記知見に基き、ＧａＡ
ｓ （ガリウムーヒ素）表面にＰＳＧ膜を被着させて、
さらに、ＰＳＧ膜上に二酸化けい素膜を被着させたとこ
ろ、引張り応力と、圧縮応力が互いに補償されて応力が
極めて小さい表面保護膜を得ることができ、このことか
ら半導体装置の主面に形成されている動作領域の電気的
（電子的）不安定性を改善することができ、特性劣化の
少ない良質な半導体装置を提供できる。
また、ＰＳＧ膜の表面に、水分を透さない第２の表面保
護膜、この例では二酸化けい素膜が積層されているので
、ＰＳＧ膜が外気から水分を吸収することがなく、よっ
て、ＰＳＧｍがりん酸（水）を生成して、化合物半導体
を侵すという点も合わせて解決でき、化合物半導体装置
にＰＳＧ膜を使用することが可能となる。
護膜、この例では二酸化けい素膜が積層されているので
、ＰＳＧ膜が外気から水分を吸収することがなく、よっ
て、ＰＳＧｍがりん酸（水）を生成して、化合物半導体
を侵すという点も合わせて解決でき、化合物半導体装置
にＰＳＧ膜を使用することが可能となる。
（実施例）
以下、第１図、および第２図の製造工程図を参照して、
この発明に係わる化合物半導体装置の実施例について説
明する。
この発明に係わる化合物半導体装置の実施例について説
明する。
第１図（ａ）乃至第１図（ｃ）は、第１の実施例に係わ
る半導体装置とその製造方法について製造工程順に示し
た断面図である。
る半導体装置とその製造方法について製造工程順に示し
た断面図である。
第１図（ａ）において、公知の方法により、半絶縁性の
ＧａＡｓ （ガリウムーヒ素）基板１上に、例えばＮ型
活性領域層２、およびＮ十型活性領域層２″を形成し、
ゲート電極３を、Ｎ型活性領域層２とショットキー接触
をなしうる、例えば高融点金属であるＷ（タングステン
）で形成する。次に、ソース電極４、およびドレイン電
極５を、Ｎ十型活性領域層２゛とオーミック接触をなし
つる、例えばＡｕＧｅ （金−ゲルマニウム）で形成す
る。
ＧａＡｓ （ガリウムーヒ素）基板１上に、例えばＮ型
活性領域層２、およびＮ十型活性領域層２″を形成し、
ゲート電極３を、Ｎ型活性領域層２とショットキー接触
をなしうる、例えば高融点金属であるＷ（タングステン
）で形成する。次に、ソース電極４、およびドレイン電
極５を、Ｎ十型活性領域層２゛とオーミック接触をなし
つる、例えばＡｕＧｅ （金−ゲルマニウム）で形成す
る。
第１図（ｂ）において、気相化学反応法により、第１の
表面保護膜として、Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈａｔｅ
−８ｉ Ｉ ［ｃａｔｅ−Ｇｌａｓｓ）層６を、例えば
３０００人堆１積し、さらにＰＳＧ層６上に気相化学反
応法により、第２の表面保護膜として、５ｉ０２（二酸
化けい素）層７を、例えば３０００人堆積する。
表面保護膜として、Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈａｔｅ
−８ｉ Ｉ ［ｃａｔｅ−Ｇｌａｓｓ）層６を、例えば
３０００人堆１積し、さらにＰＳＧ層６上に気相化学反
応法により、第２の表面保護膜として、５ｉ０２（二酸
化けい素）層７を、例えば３０００人堆積する。
第１図（ｃ）において、各電極上に堆積されている第１
、および第２の表面保護膜６．７に、図示しないホトレ
ジストを用いてコンタクト孔８を開孔し、このホトレジ
ストを除去して、この第１の実施例に係わる化合物半導
体装置が製造される。
、および第２の表面保護膜６．７に、図示しないホトレ
ジストを用いてコンタクト孔８を開孔し、このホトレジ
ストを除去して、この第１の実施例に係わる化合物半導
体装置が製造される。
このような構成によれば、りんを含んだＰＳＧ層６と、
その上にりんを含まない二酸化けい素層７を積層させる
ことにより、ＰＳＧを堆積する際に作用する引張り応力
と、二酸化けい素を堆積する際に作用する圧縮応力とが
、互いに補償され、半導体主面に対する応力が極めて小
さい表面保護膜が得られ、この応力による半導体装置表
面の電気的（電子的）不安定性が改善され、特性劣化の
少ない良質の半導体装置が得られる。
その上にりんを含まない二酸化けい素層７を積層させる
ことにより、ＰＳＧを堆積する際に作用する引張り応力
と、二酸化けい素を堆積する際に作用する圧縮応力とが
、互いに補償され、半導体主面に対する応力が極めて小
さい表面保護膜が得られ、この応力による半導体装置表
面の電気的（電子的）不安定性が改善され、特性劣化の
少ない良質の半導体装置が得られる。
また、第１の表面保護膜としてのＰＳＧ層６の表面に水
分を透さない第２の表−前作護膜、本実施例では二酸化
けい素膜７を積層させることにより、ＰＳＧが外気から
吸水することにより、りん酸（水）を生成し、自ら化合
物半導体を侵し、機能を劣化させるという従来の欠点に
ついても合わせて解決される。
分を透さない第２の表−前作護膜、本実施例では二酸化
けい素膜７を積層させることにより、ＰＳＧが外気から
吸水することにより、りん酸（水）を生成し、自ら化合
物半導体を侵し、機能を劣化させるという従来の欠点に
ついても合わせて解決される。
（２）第２図（ａ）乃至第２図（ｆ）は、第２の実施例
に係わる半導体装置とその製造方法について、製造工程
順に示した断面図である。
に係わる半導体装置とその製造方法について、製造工程
順に示した断面図である。
第２図（ａ）において、公知の方法により、半絶縁性の
ＱａＡｓ （ガリウムーヒ素）基板１上に、Ｎ型活性領
域層２、およびＮ十型活性領域層２゛を形成し、ゲート
電極３を、このＮ型活性領域２とショットキー接触をな
しうる、例えば高融点金属であるＷ（タングステン）で
形成する。
ＱａＡｓ （ガリウムーヒ素）基板１上に、Ｎ型活性領
域層２、およびＮ十型活性領域層２゛を形成し、ゲート
電極３を、このＮ型活性領域２とショットキー接触をな
しうる、例えば高融点金属であるＷ（タングステン）で
形成する。
第２図（ｂ）において、気相化学反応法により、第１の
表面保護膜として、Ｐ Ｓ Ｃ； （Ｐｈｏｓｐｈａｔ
ｅ−８ｉｌｉｃａｔｅ−Ｇｌａｓｓ）層６を、例えば３
０００Ａ堆積する。
表面保護膜として、Ｐ Ｓ Ｃ； （Ｐｈｏｓｐｈａｔ
ｅ−８ｉｌｉｃａｔｅ−Ｇｌａｓｓ）層６を、例えば３
０００Ａ堆積する。
第２図（Ｃ）において、図示しないホトレジストを用い
て、ソース、ドレイン電極パターンを形成し、このホト
レジストを用いて、ソース、ドレイン電極形成領域上の
第１の表面保護膜のＰＳＧ層６を除去する。次に、第２
のホトレジストリを堆積し、公知のりフトオフ法を用い
て、Ｎ＋型型性性領域層２″オーミック接触をなしうる
、例えばＡｕＧｅ （金−ゲルマニウム）による、Ａｕ
Ｇｅ （金−ゲルマニウム）金属層１０を堆積する。こ
こで、第２のホトレジスト９の隙間に堆積したＡｕＧｅ
（金−ゲルマニウム）金属層１０は、ソース電極４、
およびドレイン電極５となる。
て、ソース、ドレイン電極パターンを形成し、このホト
レジストを用いて、ソース、ドレイン電極形成領域上の
第１の表面保護膜のＰＳＧ層６を除去する。次に、第２
のホトレジストリを堆積し、公知のりフトオフ法を用い
て、Ｎ＋型型性性領域層２″オーミック接触をなしうる
、例えばＡｕＧｅ （金−ゲルマニウム）による、Ａｕ
Ｇｅ （金−ゲルマニウム）金属層１０を堆積する。こ
こで、第２のホトレジスト９の隙間に堆積したＡｕＧｅ
（金−ゲルマニウム）金属層１０は、ソース電極４、
およびドレイン電極５となる。
第２図（ｄ）において、第２のホトレジスト９、および
第２のホトレジストリ上のＡｕＧｅ （金−ゲルマニウ
ム）１０を除去する。
第２のホトレジストリ上のＡｕＧｅ （金−ゲルマニウ
ム）１０を除去する。
第２図（ｅ）において、気相化学反応法により、第２の
表面保護膜として、５ｉ０２（二酸化けい素）層７を、
例えば３０００人堆積する。
表面保護膜として、５ｉ０２（二酸化けい素）層７を、
例えば３０００人堆積する。
第２図（ｆ）において、ゲート電極３上に堆積されてい
る第１、および第２の表面保護膜１０．１１、およびソ
ース電極４、ドレイン電極５上に堆積されている第２の
表面保護膜７に図示しないホトレジストを用いてコンタ
クト孔８を開孔し、このホトレジストを除去して、この
第２の実施例に係わる化合物半導体装置が製造される。
る第１、および第２の表面保護膜１０．１１、およびソ
ース電極４、ドレイン電極５上に堆積されている第２の
表面保護膜７に図示しないホトレジストを用いてコンタ
クト孔８を開孔し、このホトレジストを除去して、この
第２の実施例に係わる化合物半導体装置が製造される。
このような構成によれば、りんを含んだＰＳＧ ”層６
とりんを含まない二酸化けい素層７を積層させることに
より、ＰＳＧを堆積する際に作用する引張り応力と、二
酸化けい素を堆積する際に作用する圧縮応力とが、互い
に補償され、半導体主面に対する応力が極めて小さい表
面保護膜が得られ、この応力による半導体装置表面の電
気的（電子的）不安定性が改善され、特性劣化の少ない
良質の半導体装置が得られる。また、この例ではＰＳＧ
層６を堆積後、ソース電極４、およびドレイン電極５を
形成するので、これらの電極形りにおいて集積度が向上
する。
とりんを含まない二酸化けい素層７を積層させることに
より、ＰＳＧを堆積する際に作用する引張り応力と、二
酸化けい素を堆積する際に作用する圧縮応力とが、互い
に補償され、半導体主面に対する応力が極めて小さい表
面保護膜が得られ、この応力による半導体装置表面の電
気的（電子的）不安定性が改善され、特性劣化の少ない
良質の半導体装置が得られる。また、この例ではＰＳＧ
層６を堆積後、ソース電極４、およびドレイン電極５を
形成するので、これらの電極形りにおいて集積度が向上
する。
また、第１の表面保護膜としてのＰＳＧ層６の表面に水
分を透さない第２の表面保護膜、本実施例では二酸化け
い素膜７を積層させることにより、ＰＳＧが外気から吸
水することにより、りん酸（水）を生成し、自ら化合物
半導体を侵し、機能を劣化させるという従来の欠点につ
いても合わせて解決される。
分を透さない第２の表面保護膜、本実施例では二酸化け
い素膜７を積層させることにより、ＰＳＧが外気から吸
水することにより、りん酸（水）を生成し、自ら化合物
半導体を侵し、機能を劣化させるという従来の欠点につ
いても合わせて解決される。
上記第１および第２の実施例において、第１および第２
の表面保護膜の生成は、生成方法（生成装置）や生成条
件により応力の大きさに差が出るが、両者の総合した応
力を小ならしめるような方法および条件を求めるべきで
あり、従って、方法や条件に限定されるものではない。
の表面保護膜の生成は、生成方法（生成装置）や生成条
件により応力の大きさに差が出るが、両者の総合した応
力を小ならしめるような方法および条件を求めるべきで
あり、従って、方法や条件に限定されるものではない。
しかし、第１、第２の表面保護膜を生成させる温度につ
いては、化合物半導体材料の蒸気圧が大きいため、生成
温度により構成物質が蒸発する恐れがある。このため、
生成温度は低いことが好ましく、３５０℃以下が必要で
ある。
いては、化合物半導体材料の蒸気圧が大きいため、生成
温度により構成物質が蒸発する恐れがある。このため、
生成温度は低いことが好ましく、３５０℃以下が必要で
ある。
［発明の効果］
第４図において、Ａは本発明を実施したＧ ａ Ａ ｓ
−Ｍ Ｅ Ｓ ！４２ Ｆ Ｅ Ｔの高周波電力利得
の経時変化、またＢは従来技術のＧ ａ Ａ ｓ −Ｍ
Ｅ Ｓ型ＦＥＴの高周波電力利得の経時変化を示す。
−Ｍ Ｅ Ｓ ！４２ Ｆ Ｅ Ｔの高周波電力利得
の経時変化、またＢは従来技術のＧ ａ Ａ ｓ −Ｍ
Ｅ Ｓ型ＦＥＴの高周波電力利得の経時変化を示す。
Ｂの従来技術の製品の劣化に対して、Ａの本発明は安定
な特性となることが分る。即ち、劣化の少ない良質な半
導体装置を提供することができる。
な特性となることが分る。即ち、劣化の少ない良質な半
導体装置を提供することができる。
さらに、化合物半導体が酸性薬液に侵され易い性質を持
つことから、従来、ＰＳＧを採用しなかった点について
も、ＰＳＧの表面に水分を透さない第２の保護膜を積層
させることで外気から吸水することを防止でき、化合物
半導体装置の表面保護膜としてＰＳＧを採用することが
可能となる。
つことから、従来、ＰＳＧを採用しなかった点について
も、ＰＳＧの表面に水分を透さない第２の保護膜を積層
させることで外気から吸水することを防止でき、化合物
半導体装置の表面保護膜としてＰＳＧを採用することが
可能となる。
第１図、および第２図は、この発明の実施例に係わる化
合物半導体装置の製造工程図で、第３図は従来技術によ
る化合物半導体装置の断面図で、第４図は、ＭＥＳ型Ｆ
ＥＴにおける時間と高周波電流利得との関係を示したグ
ラフである。 １・・・ＧａＡｓ化合物半導体基板、２・・・Ｎ型活性
領域層、２゛・・・Ｎ÷型型性性領域層３・・・ゲート
電極、４・・・ソース電極、５・・・ドレイン電極、６
・・・第１の表面保護膜としてのＰＳＧ層、７・・・第
２の表面保護膜としての５ｉ０２層、８・・・コンタク
ト孔、９・・・ホトレジスト、１０・・・ＡｕＧｅ金属
層、３１・・ＧａＡｓ半導体基板、３２・・・Ｎ型活性
領域層、３２′・・・Ｎ十型活性領域層、３３・・・ゲ
ート電極、３４・・・ソース電極、３５・・・ドレイン
電極、３７・・・表面保護膜、３８・・・コンタクト孔
、Ａ・・・本発明を実施した半導体装置、Ｂ・・・従来
の半導体装置。 出願人代理人 弁理士 鈴江武彦 ８１ 図 第２図 第２図
合物半導体装置の製造工程図で、第３図は従来技術によ
る化合物半導体装置の断面図で、第４図は、ＭＥＳ型Ｆ
ＥＴにおける時間と高周波電流利得との関係を示したグ
ラフである。 １・・・ＧａＡｓ化合物半導体基板、２・・・Ｎ型活性
領域層、２゛・・・Ｎ÷型型性性領域層３・・・ゲート
電極、４・・・ソース電極、５・・・ドレイン電極、６
・・・第１の表面保護膜としてのＰＳＧ層、７・・・第
２の表面保護膜としての５ｉ０２層、８・・・コンタク
ト孔、９・・・ホトレジスト、１０・・・ＡｕＧｅ金属
層、３１・・ＧａＡｓ半導体基板、３２・・・Ｎ型活性
領域層、３２′・・・Ｎ十型活性領域層、３３・・・ゲ
ート電極、３４・・・ソース電極、３５・・・ドレイン
電極、３７・・・表面保護膜、３８・・・コンタクト孔
、Ａ・・・本発明を実施した半導体装置、Ｂ・・・従来
の半導体装置。 出願人代理人 弁理士 鈴江武彦 ８１ 図 第２図 第２図
Claims (3)
- （１）化合物半導体装置において、少なくとも該化合物
半導体装置の主面の第１の表面保護膜として、リンを含
む酸化けい素膜を設け、この外側を覆って第２の表面保
護膜としてリンを含まない酸化けい素膜を積層させたこ
とを特徴とする化合物半導体装置。 - （２）化合物半導体装置の製造方法において、少なくと
も該化合物半導体装置の主面の第１の表面保護膜として
、リンを含む酸化けい素膜を設け、この外側を覆って第
２の表面保護膜としてリンを含まない酸化けい素膜を積
層させたことを特徴とする化合物半導体装置の製造方法
。 - （３）前記第１、第２の表面保護膜の生成温度を３５０
℃以下とした請求項（２）記載の化合物半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229005A JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
| EP89116869A EP0359202A1 (en) | 1988-09-13 | 1989-09-12 | Compound semiconductor device having phosphorus-containing surface protective film and method of fabricating same |
| KR1019890013280A KR900005571A (ko) | 1988-09-13 | 1989-09-12 | 화합물 반도체장치와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229005A JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276231A true JPH0276231A (ja) | 1990-03-15 |
| JPH088265B2 JPH088265B2 (ja) | 1996-01-29 |
Family
ID=16885267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229005A Expired - Fee Related JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0359202A1 (ja) |
| JP (1) | JPH088265B2 (ja) |
| KR (1) | KR900005571A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120694A (ja) * | 2004-10-19 | 2006-05-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009103229A (ja) * | 2007-10-24 | 2009-05-14 | Mazda Motor Corp | 自動変速機 |
| JP2011528497A (ja) * | 2008-07-16 | 2011-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及び製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836985A (ja) * | 1971-09-09 | 1973-05-31 | ||
| JPS49134276A (ja) * | 1973-04-27 | 1974-12-24 | ||
| JPS5730337A (en) * | 1980-07-30 | 1982-02-18 | Nec Corp | Formation of surface protecting film for semiconductor |
| JPS604224A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置の製造方法 |
| JPS6279629A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS634611A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS63122225A (ja) * | 1986-11-12 | 1988-05-26 | Fujitsu Ltd | ３元以上の酸化珪素膜の成長方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3967310A (en) * | 1968-10-09 | 1976-06-29 | Hitachi, Ltd. | Semiconductor device having controlled surface charges by passivation films formed thereon |
| US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| WO1983003923A1 (en) * | 1982-04-23 | 1983-11-10 | Western Electric Company, Inc. | Semiconductor integrated circuit structures having insulated conductors |
| IL72244A (en) * | 1983-06-29 | 1988-03-31 | Stauffer Chemical Co | Passivation and insulation of iii-v semiconductor devices with pnictides |
| WO1987002828A1 (en) * | 1985-11-04 | 1987-05-07 | Motorola, Inc. | Glass intermetal dielectric |
-
1988
- 1988-09-13 JP JP63229005A patent/JPH088265B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-12 EP EP89116869A patent/EP0359202A1/en not_active Ceased
- 1989-09-12 KR KR1019890013280A patent/KR900005571A/ko not_active Ceased
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836985A (ja) * | 1971-09-09 | 1973-05-31 | ||
| JPS49134276A (ja) * | 1973-04-27 | 1974-12-24 | ||
| JPS5730337A (en) * | 1980-07-30 | 1982-02-18 | Nec Corp | Formation of surface protecting film for semiconductor |
| JPS604224A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置の製造方法 |
| JPS6279629A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS634611A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS63122225A (ja) * | 1986-11-12 | 1988-05-26 | Fujitsu Ltd | ３元以上の酸化珪素膜の成長方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120694A (ja) * | 2004-10-19 | 2006-05-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009103229A (ja) * | 2007-10-24 | 2009-05-14 | Mazda Motor Corp | 自動変速機 |
| JP2011528497A (ja) * | 2008-07-16 | 2011-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0359202A1 (en) | 1990-03-21 |
| JPH088265B2 (ja) | 1996-01-29 |
| KR900005571A (ko) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5455651B2 (ja) | 回路素子用の保護膜及び該保護膜の作製方法 | |
| US4556812A (en) | Acoustic resonator with Al electrodes on an AlN layer and using a GaAs substrate | |
| US4502932A (en) | Acoustic resonator and method of making same | |
| US4333965A (en) | Method of making integrated circuits | |
| JP2010518627A5 (ja) | ||
| CA2106694A1 (en) | Hermetic protection of integrated circuits | |
| JPH0276231A (ja) | 化合物半導体装置とその製造方法 | |
| US20040084775A1 (en) | Solid state device and its manufacturing method | |
| JP3686582B2 (ja) | 窒化シリコン固体表面保護膜 | |
| EP0827199A2 (en) | A semiconductor device with a passivation film | |
| US6174821B1 (en) | Semiconductor processing method of depositing polysilicon | |
| US5821174A (en) | Passivation layer of semiconductor device and method for forming the same | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPH0273622A (ja) | アモルファス超格子構造の製造方法 | |
| JPS6132572A (ja) | 半導体装置 | |
| JPS58100435A (ja) | 半導体装置の製造方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| KR100526482B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| CN113964043B (zh) | 半导体结构的制备方法及半导体结构 | |
| JPS6259467B2 (ja) | ||
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JP3259641B2 (ja) | 半導体装置の保護膜構造 | |
| JPH0255946B2 (ja) | ||
| JPH02192402A (ja) | 酸化物超伝導材料の保護膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |