JPH0277139A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0277139A JPH0277139A JP19833889A JP19833889A JPH0277139A JP H0277139 A JPH0277139 A JP H0277139A JP 19833889 A JP19833889 A JP 19833889A JP 19833889 A JP19833889 A JP 19833889A JP H0277139 A JPH0277139 A JP H0277139A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- connection hole
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置に関する。
（従来の技術）
近年の半導体製造技術の向上は目覚しく、特に半導体装
置上の配線においては、２層から３層、更に４層以上の
多層化が実現されるに至りている。しかし、一方では配
線層の増加に伴い半導体表面の段差形状が益々複雑化し
ており、断線を含む配線特性の劣化や信頼性の低下等の
問題が表面化している。特に、所望の配線層間を接続す
るための接続孔に関しては、従来出来るだけ大きく開口
するのが一般的であり、かつ有利であると考えられてい
たが、このような接続孔では以下に述べるような不都合
があった。
置上の配線においては、２層から３層、更に４層以上の
多層化が実現されるに至りている。しかし、一方では配
線層の増加に伴い半導体表面の段差形状が益々複雑化し
ており、断線を含む配線特性の劣化や信頼性の低下等の
問題が表面化している。特に、所望の配線層間を接続す
るための接続孔に関しては、従来出来るだけ大きく開口
するのが一般的であり、かつ有利であると考えられてい
たが、このような接続孔では以下に述べるような不都合
があった。
第１図は従来の半導体装置の要部の構造を示す平面図で
、第２図は第１図の矢［Ａ−Ａ断面を示す図である。図
中１は半導体基板で、この基板１の表面には拡散層２が
形成されている。
、第２図は第１図の矢［Ａ−Ａ断面を示す図である。図
中１は半導体基板で、この基板１の表面には拡散層２が
形成されている。
半導体基板１上には第１の絶縁層３が設けられ、この絶
縁層３の拡散層２上には接続孔４が開孔されている。絶
縁層３上にはＡＩ膜からなる第１の配線層５が設けられ
ており、この配線層５は接続孔４を介して拡散層２と接
続されている。
縁層３の拡散層２上には接続孔４が開孔されている。絶
縁層３上にはＡＩ膜からなる第１の配線層５が設けられ
ており、この配線層５は接続孔４を介して拡散層２と接
続されている。
ここで、接続孔４は拡散層２と配線層５との間の接続を
確実にするため拡散層２、配線層５の重なる領域で比較
的大きく、かつ、配線層５の長さ方向に長く形成されて
いる。
確実にするため拡散層２、配線層５の重なる領域で比較
的大きく、かつ、配線層５の長さ方向に長く形成されて
いる。
また、第１の絶縁層３及び第１の配線層５上には、第２
の絶縁層６を介してＡｇ膜からなる第２の配線層７が設
けられている。なお、この第２の配線層７は第１の配線
層５と交差する関係に形成され、かつ前記接続孔４上を
通過している。
の絶縁層６を介してＡｇ膜からなる第２の配線層７が設
けられている。なお、この第２の配線層７は第１の配線
層５と交差する関係に形成され、かつ前記接続孔４上を
通過している。
（発明が解決しようとする課題）
このような構成では、第２の配線層７は、第１の絶縁層
３の表面形状に起因する第２の絶縁層６の段差により、
絶縁層６への被覆性が悪くなり、段差部においてその膜
厚が極めて薄くなる。このため、第２の配線層７の段切
れや配線抵抗増大等の配線特性の劣化を招き、またマイ
グレーション等による信頼性低下を招くと言う問題があ
った。
３の表面形状に起因する第２の絶縁層６の段差により、
絶縁層６への被覆性が悪くなり、段差部においてその膜
厚が極めて薄くなる。このため、第２の配線層７の段切
れや配線抵抗増大等の配線特性の劣化を招き、またマイ
グレーション等による信頼性低下を招くと言う問題があ
った。
なお、上述した問題は第２の配線層７の幅よりも接続孔
４の長平方向の方が長く、配線層７が接続孔４にて完全
に横切られるために生じるものであり、これを避けるた
めには接続孔４を配線層７の幅より短く形成すればよい
。しかしながら、この場合には接続孔４の面積が狭くな
り、拡散層２と第２の配線層５との接続が不確実となる
ため、好ましくない。
４の長平方向の方が長く、配線層７が接続孔４にて完全
に横切られるために生じるものであり、これを避けるた
めには接続孔４を配線層７の幅より短く形成すればよい
。しかしながら、この場合には接続孔４の面積が狭くな
り、拡散層２と第２の配線層５との接続が不確実となる
ため、好ましくない。
本発明の目的は、配線層が接続孔上の段差を通過するこ
とに起因する該配線層の段切れや抵抗増大化等を未然に
防止することができ、配線特性及び信頼性の向上をはか
り得る半導体装置を提供することにある。
とに起因する該配線層の段切れや抵抗増大化等を未然に
防止することができ、配線特性及び信頼性の向上をはか
り得る半導体装置を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明の半導体装置は、表面に拡散層を有する半導体基
板上に、拡散層の上に接続孔が形成された第１の絶縁層
、接続孔を通して拡散層と接続される第１の配線層、第
２の絶縁層及び第２の配線層を順次積層した半導体装置
において、前記接続孔を少なくとも第２の配線層が通過
する領域で複数に分割したことを特徴とする。
板上に、拡散層の上に接続孔が形成された第１の絶縁層
、接続孔を通して拡散層と接続される第１の配線層、第
２の絶縁層及び第２の配線層を順次積層した半導体装置
において、前記接続孔を少なくとも第２の配線層が通過
する領域で複数に分割したことを特徴とする。
（作用）
上述の構成においては、接続孔の上を通る第２の配線層
が通過する領域で接続孔を複数に分割したことにより、
接続孔上の段差を横切らせていた第２の配線層の一部が
、段差の無い領域（分割された接続孔と接続孔との間の
領域）を通過するようになる。これにより、第２の配線
層の段切れや、抵抗増大化等が防止される。
が通過する領域で接続孔を複数に分割したことにより、
接続孔上の段差を横切らせていた第２の配線層の一部が
、段差の無い領域（分割された接続孔と接続孔との間の
領域）を通過するようになる。これにより、第２の配線
層の段切れや、抵抗増大化等が防止される。
一方、接続孔を介する配線層間の接続特性は、接続孔の
面積のみならず周囲長に依存する。本発明のように接続
孔を分割すると、面積は狭くなるが、周囲長が増大する
ので、接続孔を小分割することによる接続特性の劣化は
殆ど問題とならない。
面積のみならず周囲長に依存する。本発明のように接続
孔を分割すると、面積は狭くなるが、周囲長が増大する
ので、接続孔を小分割することによる接続特性の劣化は
殆ど問題とならない。
また、接続孔を分割することによるパターンの追加やパ
ターン面積の増大等を招くことがなく、さらに接続孔パ
ターンの分割には、プロセスの変更を伴わうこともない
。従って、レイアウトやプロセス等の変更なしに、配線
特性および信頼性の向上が図られる。
ターン面積の増大等を招くことがなく、さらに接続孔パ
ターンの分割には、プロセスの変更を伴わうこともない
。従って、レイアウトやプロセス等の変更なしに、配線
特性および信頼性の向上が図られる。
（実施例）
第３図は本発明の一実施例に係わる半導体装置の要部の
構造を示す平面図である。なお、第１図と同一部分には
同一符号を付して、その詳しい説明は省略する。この実
施例が先に説明した従来例と異なる点は、前記接続孔４
の代わりに複数の接続孔を形成したことである。即ち、
第１の絶縁層３には、第１の配線層５の長さ方向に沿っ
て４個の接続小孔８ａ、８ｂ、８ｃ。
構造を示す平面図である。なお、第１図と同一部分には
同一符号を付して、その詳しい説明は省略する。この実
施例が先に説明した従来例と異なる点は、前記接続孔４
の代わりに複数の接続孔を形成したことである。即ち、
第１の絶縁層３には、第１の配線層５の長さ方向に沿っ
て４個の接続小孔８ａ、８ｂ、８ｃ。
８ｄが直線状に配列形成されている。
ここで、本実施例においては接続孔によって接続される
拡散層２と第１の配線層５より上層側にある第２の配線
層７が通過する領域で、接続孔が８ｂ、８ｃのように配
線層７の幅方向に複数に分割されていることが重要であ
る。
拡散層２と第１の配線層５より上層側にある第２の配線
層７が通過する領域で、接続孔が８ｂ、８ｃのように配
線層７の幅方向に複数に分割されていることが重要であ
る。
このような構成であれば、第２の配線層７の一部を段差
のない領域を通過させることができる。即ち、第３図の
孔８Ｃを通る矢視Ｂ−Ｂ断面では、第２図に示す如く第
３の配線層７は段差を横切るが、第３図の孔８ｂと８ｃ
との間を通る矢視Ｃ−Ｃ断面では、第４図に示す如く段
差のない領域を横切ることになる。従って、段差部での
段切れや膜厚減少等に起因する第２の配線層７の断線や
抵抗増大化を防止でき、配線特性及び信頼性の向上を図
ることができる。
のない領域を通過させることができる。即ち、第３図の
孔８Ｃを通る矢視Ｂ−Ｂ断面では、第２図に示す如く第
３の配線層７は段差を横切るが、第３図の孔８ｂと８ｃ
との間を通る矢視Ｃ−Ｃ断面では、第４図に示す如く段
差のない領域を横切ることになる。従って、段差部での
段切れや膜厚減少等に起因する第２の配線層７の断線や
抵抗増大化を防止でき、配線特性及び信頼性の向上を図
ることができる。
なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記接続孔の分割数は４個に
限るものではなく、適宜増減できる。
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記接続孔の分割数は４個に
限るものではなく、適宜増減できる。
［発明の効果］
本発明によれば、拡散層と第１の配線層とを接続するた
めの接続孔を、この接続孔の上を通る第２の配線層が通
過する領域で複数に分割したことにより、接続孔上の段
差を横切る第２の配線層の一部を段差の無い領域を通過
させることが可能となるので、第２の配線層の段切れや
抵抗増大化等を防止することができる。
めの接続孔を、この接続孔の上を通る第２の配線層が通
過する領域で複数に分割したことにより、接続孔上の段
差を横切る第２の配線層の一部を段差の無い領域を通過
させることが可能となるので、第２の配線層の段切れや
抵抗増大化等を防止することができる。
また、第１および第２の配線層間の接続特性は、接続孔
の面積のみならず周囲長に依存し、本発明のように接続
孔を分割すると、その面積は狭くなるが、周囲長が増大
するため、接続孔を小分割することによる接続特性の劣
化は殆ど問題とならない。
の面積のみならず周囲長に依存し、本発明のように接続
孔を分割すると、その面積は狭くなるが、周囲長が増大
するため、接続孔を小分割することによる接続特性の劣
化は殆ど問題とならない。
また、接続孔を分割することによるパターンの追加やパ
ターン面積の増大等を招くことがなく、さらに接続孔パ
ターンの分割であるのでプロセスの変更も伴わない。従
って、レイアウトやプロセス等の変更なしに、配線特性
および信頼性の向上を図ることができる。
ターン面積の増大等を招くことがなく、さらに接続孔パ
ターンの分割であるのでプロセスの変更も伴わない。従
って、レイアウトやプロセス等の変更なしに、配線特性
および信頼性の向上を図ることができる。
Ｍ１図は従来の半導体装置の要部の構造を示す平面図、
第２図は第１図の矢視Ａ−Ａ断面図、第３図は本発明の
一実施例に係わる半導体装置の要部の構造を示す平面図
、第４図は第３図の矢視Ｃ−Ｃ断面図である。 １・・・半導体基板、２・・・拡散層、３・・・第１の
絶縁層、４・・・接続孔、５・・・第１の配線層、６・
・・第２の絶縁層、７・・・第２の配線層、８ｇ、３ｂ
。 ８Ｃ・・・接続小孔。 出願人代理人 弁理士 鈴 江 武 彦１１ 図 第３図 第４図
第２図は第１図の矢視Ａ−Ａ断面図、第３図は本発明の
一実施例に係わる半導体装置の要部の構造を示す平面図
、第４図は第３図の矢視Ｃ−Ｃ断面図である。 １・・・半導体基板、２・・・拡散層、３・・・第１の
絶縁層、４・・・接続孔、５・・・第１の配線層、６・
・・第２の絶縁層、７・・・第２の配線層、８ｇ、３ｂ
。 ８Ｃ・・・接続小孔。 出願人代理人 弁理士 鈴 江 武 彦１１ 図 第３図 第４図
Claims (1)
- 表面に拡散層を有する半導体基板上に、前記拡散層の上
に接続孔が形成された第１の絶縁層と、前記接続孔を通
して前記拡散層と接続される第１の配線層と、第２の絶
縁層及び第２の配線層を順次積層した半導体装置におい
て、前記接続孔を少なくとも前記第２の配線層が通過す
る領域で複数に分割したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198338A JPH0624220B2 (ja) | 1989-07-31 | 1989-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198338A JPH0624220B2 (ja) | 1989-07-31 | 1989-07-31 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096032A Division JPS58213450A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置の多層配線構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240153A Division JPH0783054B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277139A true JPH0277139A (ja) | 1990-03-16 |
| JPH0624220B2 JPH0624220B2 (ja) | 1994-03-30 |
Family
ID=16389457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198338A Expired - Lifetime JPH0624220B2 (ja) | 1989-07-31 | 1989-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624220B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53105991A (en) * | 1977-02-28 | 1978-09-14 | Oki Electric Ind Co Ltd | Mamufacture of semiconductor device |
| JPS558082A (en) * | 1978-07-03 | 1980-01-21 | Nec Corp | Multi-wiring semiconductor device |
-
1989
- 1989-07-31 JP JP1198338A patent/JPH0624220B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53105991A (en) * | 1977-02-28 | 1978-09-14 | Oki Electric Ind Co Ltd | Mamufacture of semiconductor device |
| JPS558082A (en) * | 1978-07-03 | 1980-01-21 | Nec Corp | Multi-wiring semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624220B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343895B2 (ja) | ||
| US5517060A (en) | Semiconductor device having improved backing conductive layers | |
| US6839264B2 (en) | Semiconductor device without adverse effects caused by inclinations of word line and bit line | |
| JP2693750B2 (ja) | 半導体装置 | |
| JP2667866B2 (ja) | 多層配線構造 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JPH0624220B2 (ja) | 半導体装置 | |
| JPH1065148A (ja) | 半導体装置及びその製造方法 | |
| KR0144417B1 (ko) | 워드선 분기영역을 갖는 반도체소자 | |
| JPH06283608A (ja) | 半導体装置 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3814569B2 (ja) | 集積回路 | |
| JPH03278560A (ja) | 半導体装置 | |
| JPS59161858A (ja) | 半導体集積回路 | |
| JPH0824142B2 (ja) | 半導体装置 | |
| JPH0521426A (ja) | 半導体集積回路 | |
| JPH0233952A (ja) | 半導体集積回路 | |
| JPH0513576A (ja) | 半導体集積回路の配線処理方法 | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| JPH06151786A (ja) | マスタースライス方式集積回路装置 | |
| KR20000019031A (ko) | 반도체 소자의 더미패턴 구조 | |
| JPH081929B2 (ja) | 半導体装置 | |
| JPS62188353A (ja) | 半導体装置 | |
| JP2001102635A5 (ja) | ||
| JPH0555392A (ja) | 半導体装置 |