JPH0310355A - 共通バス優先制御方法 - Google Patents
共通バス優先制御方法Info
- Publication number
- JPH0310355A JPH0310355A JP14465289A JP14465289A JPH0310355A JP H0310355 A JPH0310355 A JP H0310355A JP 14465289 A JP14465289 A JP 14465289A JP 14465289 A JP14465289 A JP 14465289A JP H0310355 A JPH0310355 A JP H0310355A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- common bus
- common
- priority
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は複数のパスマスクにタイムシェアリングで共
通バスの優先権を与えるシステムにおける共通バスの優
先制御の方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
通バスの優先権を与えるシステムにおける共通バスの優
先制御の方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
従来、タイムシェアリングで共通バスの優先制御を行う
システムでは切換板やＲＯＭなどハードウェア固定で、
優先権を獲得できる時間を規定管理しいるものが多い。
システムでは切換板やＲＯＭなどハードウェア固定で、
優先権を獲得できる時間を規定管理しいるものが多い。
しかしながら前記のような従来技術では、共通バスの優
先権を獲得できる時間がハードウェア固定であるために
、ダイナミックに変化する各バスマスタの共通バスの使
用頻度に対応できず、結果として全体としての共通バス
の利用効率が」二がらないという欠点があった。 そこで本発明はこの問題を解消するために、共通バス制
御部においてカウンタと書換え可能なメモリを用いてそ
のメモリ出力を共通バスの優先制御における優先権を獲
得できる時間の管理に割当てることで、そのメモリを共
通バス制御部のプロセッサがプログラマブルに書換えら
れるようにした共通バス優先制御方法を提供することを
課題とする。
先権を獲得できる時間がハードウェア固定であるために
、ダイナミックに変化する各バスマスタの共通バスの使
用頻度に対応できず、結果として全体としての共通バス
の利用効率が」二がらないという欠点があった。 そこで本発明はこの問題を解消するために、共通バス制
御部においてカウンタと書換え可能なメモリを用いてそ
のメモリ出力を共通バスの優先制御における優先権を獲
得できる時間の管理に割当てることで、そのメモリを共
通バス制御部のプロセッサがプログラマブルに書換えら
れるようにした共通バス優先制御方法を提供することを
課題とする。
前記の課題を解決するために本発明の方法は、”？ｌの
バスマスク（２２〜２４など）にタイムシェアリングで
共通バス（３１など）の優先権を与えるシステムにおい
て、バスマスタの時間配分変更要求に応じて、バスマス
ク別の優先権を付与する時間の配分を切換えられるよう
に、カウンタ（３など）と書換え可能なメモリ（５など
）を用意し、それを共通バス制御部（２１など）のプロ
セッサ（１など）が−括管理することによりバスマスタ
の共通バスの使用頻度に応じた優先権を付与するように
」するものとする。
バスマスク（２２〜２４など）にタイムシェアリングで
共通バス（３１など）の優先権を与えるシステムにおい
て、バスマスタの時間配分変更要求に応じて、バスマス
ク別の優先権を付与する時間の配分を切換えられるよう
に、カウンタ（３など）と書換え可能なメモリ（５など
）を用意し、それを共通バス制御部（２１など）のプロ
セッサ（１など）が−括管理することによりバスマスタ
の共通バスの使用頻度に応じた優先権を付与するように
」するものとする。
共通パス制御部のプロセッサがバスマスクからの共通バ
ス獲得タイミングの変更要求に応じて所定のプログラム
に基づいて、メモリ内のバスマスタ別の優先権付与の時
間配分データを書換え、この書換え後、カウンタによっ
てサイクリックに前記メモリ内の時間配分データを順次
アクセスさせ、この時のメモリの出力をバスマスク別の
共通バス獲得許可信号とする。
ス獲得タイミングの変更要求に応じて所定のプログラム
に基づいて、メモリ内のバスマスタ別の優先権付与の時
間配分データを書換え、この書換え後、カウンタによっ
てサイクリックに前記メモリ内の時間配分データを順次
アクセスさせ、この時のメモリの出力をバスマスク別の
共通バス獲得許可信号とする。
以下第１図ないし第５図に基づいて本発明の詳細な説明
する。 まず第２図に本発明が適用されるシステム構成例を示す
。このシステムでは各バスマスク２２〜２４が共通バス
３Ｉを介して共通メモリ２５をアクセスする事を主な目
的としているものとする。ここで共通パス制御部２１は
共通バス３１の使用許可（共通バス獲得許可信号）を各
バスマスタ２２〜２４に与える役割を持つ。なお以下で
は、説明の便宜上、バスマスク２２〜２４の名称をそれ
ぞれバスマスタ（Ａ）〜バスマスタ（Ｃ）とも名付ける
ものとする。 第５図に例としてバスマスタ（Ｂ）２３がバスを獲得、
使用、開放するタイミングを示す。 各バスマスタ２２〜２４はそれぞれ共通バス制御部２１
へ共通バス３１を要求する旨の内部要求信号ＢＲＱを出
力したとき、各々に共通バス制御部２１から与えられる
共通バス獲得許可信号Ｅ （ＢＡ、ＥＢ。 ＥＣ）が有効で、かつ他のバスマスタが共通バス３■を
使用していない（第５図のバスビジィ信号ＥＥＳＹが無
効である）場合にのみ、バスビジィ信号ＢＢＳＹを有効
にして共通バス３１を獲得する事ができる。 いま上記のシステムに第３図に示す様な共通バス３１の
獲得許可信号ＥＡ〜ＥＣのタイミングが初期値として与
えられている時に、ある時点で共通メモリ２５の使用頻
度が増大するとバスマスク（Ｂ）２３が判断したとする
。その場合、バスマスク（Ｂ）は共通バス制御部２１（
の後述のプロセッサ１）に対して共通バス獲得タイミン
グの変更要求を共通バス３１を介してコマンドなどで伝
える。その要求を受けた共通バス制御部２１（のプロセ
ッサｌ）は、他のバスマスクからの要求も考慮して、第
４図に示すような新しい共通バス獲得許可タイミングを
設定し、バスマスクの共通バスの使用頻度に応した優先
制御が行われるようにする。 第１図にそのタイミングをプログラマブルに書換えるた
めの共通バス制御部２１のハードウェア構成の実施例を
示す。プロセッサ１はバス獲得許可信号Ｅのタイミング
の変更値を設定するために、プロセッサアドレスバス１
１．デコーダ２を介してメモリ選択信号１２をメモリ５
に与えて、メモリ５を選択する。その選択信号１２によ
りアドレスセレクタ４の端子Ｂに人力されているアドレ
ス信号、すなわちプロセッサ１からのアドレス（信号）
がメモリ５に入力される。 プロセッサ１はそのアドレス、つまり第４図に示す任意
の時間１０〜ｔ７に対し、どのバスマスクに優先権を与
えるかを示すためにプロセッサデータバス１４の１本を
有効とする。その出力されたデータは、バッファ７を経
由してメモリ５に格納される。その間バッファ６は有効
にならない。プロセッサ１のメモリ５に対するアクセス
が終了すると、メモリ選択信号１２の消）戟により、ア
ドレスセレクタ４はＯから７までを１つずつインクリメ
ントしながら繰返し一定の周期りでカウントする３ビツ
トのカウンタ３の出力、つまり端子Ａの入力信号をメモ
リ５へのアトルスとして与える。メモリ５は与えられた
アドレス（信号）（０〜７）に対応して、プロセッサ１
が前記のように書込んだデータを、（共通バス獲得タイ
ミング変更要求に応じた任意の時間分のバスマスクが優
先権を獲得できるタイミングを示す信号として）バッフ
ァ６から出力する。 このようにしてバスマスクの共通バスの使用頻度に応じ
て共通バス制御部２１が共通バス３１の優先制御を管理
することで、共通バスの利用を効率的に運用する事が可
能となる。
する。 まず第２図に本発明が適用されるシステム構成例を示す
。このシステムでは各バスマスク２２〜２４が共通バス
３Ｉを介して共通メモリ２５をアクセスする事を主な目
的としているものとする。ここで共通パス制御部２１は
共通バス３１の使用許可（共通バス獲得許可信号）を各
バスマスタ２２〜２４に与える役割を持つ。なお以下で
は、説明の便宜上、バスマスク２２〜２４の名称をそれ
ぞれバスマスタ（Ａ）〜バスマスタ（Ｃ）とも名付ける
ものとする。 第５図に例としてバスマスタ（Ｂ）２３がバスを獲得、
使用、開放するタイミングを示す。 各バスマスタ２２〜２４はそれぞれ共通バス制御部２１
へ共通バス３１を要求する旨の内部要求信号ＢＲＱを出
力したとき、各々に共通バス制御部２１から与えられる
共通バス獲得許可信号Ｅ （ＢＡ、ＥＢ。 ＥＣ）が有効で、かつ他のバスマスタが共通バス３■を
使用していない（第５図のバスビジィ信号ＥＥＳＹが無
効である）場合にのみ、バスビジィ信号ＢＢＳＹを有効
にして共通バス３１を獲得する事ができる。 いま上記のシステムに第３図に示す様な共通バス３１の
獲得許可信号ＥＡ〜ＥＣのタイミングが初期値として与
えられている時に、ある時点で共通メモリ２５の使用頻
度が増大するとバスマスク（Ｂ）２３が判断したとする
。その場合、バスマスク（Ｂ）は共通バス制御部２１（
の後述のプロセッサ１）に対して共通バス獲得タイミン
グの変更要求を共通バス３１を介してコマンドなどで伝
える。その要求を受けた共通バス制御部２１（のプロセ
ッサｌ）は、他のバスマスクからの要求も考慮して、第
４図に示すような新しい共通バス獲得許可タイミングを
設定し、バスマスクの共通バスの使用頻度に応した優先
制御が行われるようにする。 第１図にそのタイミングをプログラマブルに書換えるた
めの共通バス制御部２１のハードウェア構成の実施例を
示す。プロセッサ１はバス獲得許可信号Ｅのタイミング
の変更値を設定するために、プロセッサアドレスバス１
１．デコーダ２を介してメモリ選択信号１２をメモリ５
に与えて、メモリ５を選択する。その選択信号１２によ
りアドレスセレクタ４の端子Ｂに人力されているアドレ
ス信号、すなわちプロセッサ１からのアドレス（信号）
がメモリ５に入力される。 プロセッサ１はそのアドレス、つまり第４図に示す任意
の時間１０〜ｔ７に対し、どのバスマスクに優先権を与
えるかを示すためにプロセッサデータバス１４の１本を
有効とする。その出力されたデータは、バッファ７を経
由してメモリ５に格納される。その間バッファ６は有効
にならない。プロセッサ１のメモリ５に対するアクセス
が終了すると、メモリ選択信号１２の消）戟により、ア
ドレスセレクタ４はＯから７までを１つずつインクリメ
ントしながら繰返し一定の周期りでカウントする３ビツ
トのカウンタ３の出力、つまり端子Ａの入力信号をメモ
リ５へのアトルスとして与える。メモリ５は与えられた
アドレス（信号）（０〜７）に対応して、プロセッサ１
が前記のように書込んだデータを、（共通バス獲得タイ
ミング変更要求に応じた任意の時間分のバスマスクが優
先権を獲得できるタイミングを示す信号として）バッフ
ァ６から出力する。 このようにしてバスマスクの共通バスの使用頻度に応じ
て共通バス制御部２１が共通バス３１の優先制御を管理
することで、共通バスの利用を効率的に運用する事が可
能となる。
本発明によれば、ダイナミックに変化する各バスマスク
の共通バスの使用頻度に応じてバスの優先権付与の時間
配分を変えられるようにしたので、結果として共通バス
の効率的運用が可能となる。
の共通バスの使用頻度に応じてバスの優先権付与の時間
配分を変えられるようにしたので、結果として共通バス
の効率的運用が可能となる。
第１図は本発明の一実施例としての共通バス制御部の構
成図、 第２図は同じく本発明が適用される全体システムの構成
図、 第３図、第４図はそれぞれ共通バス獲得許可のタイミン
グ配分の異なる例を示すタイムチャート、第５図は共通
バスの獲得例を示すタイムチャートである。
成図、 第２図は同じく本発明が適用される全体システムの構成
図、 第３図、第４図はそれぞれ共通バス獲得許可のタイミン
グ配分の異なる例を示すタイムチャート、第５図は共通
バスの獲得例を示すタイムチャートである。
Claims (1)
- １）複数のバスマスタにタイムシエアリングで共通バス
の優先権を与えるシステムにおいて、バスマスタの時間
配分変更要求に応じて、バスマスタ別の優先権を付与す
る時間の配分を切換えられるように、カウンタと書換え
可能なメモリを用意し、それを共通バス制御部のプロセ
ッサが一括管理することによりバスマスタの共通バスの
使用頻度に応じた優先権を付与するようにしたことを特
徴とする共通バス優先制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14465289A JPH0310355A (ja) | 1989-06-07 | 1989-06-07 | 共通バス優先制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14465289A JPH0310355A (ja) | 1989-06-07 | 1989-06-07 | 共通バス優先制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0310355A true JPH0310355A (ja) | 1991-01-17 |
Family
ID=15367068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14465289A Pending JPH0310355A (ja) | 1989-06-07 | 1989-06-07 | 共通バス優先制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0310355A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09160867A (ja) * | 1995-12-04 | 1997-06-20 | Nec Corp | 通信制御装置の共通回路アクセス方式 |
| US7352538B2 (en) | 2001-04-19 | 2008-04-01 | Fujitsu Limited | Magnetic disk drive piezoelectric actuator with hinge plate limbs extending non-linear symmetrically from central portion |
| US7536490B2 (en) * | 2006-07-20 | 2009-05-19 | Via Technologies, Inc. | Method for link bandwidth management |
-
1989
- 1989-06-07 JP JP14465289A patent/JPH0310355A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09160867A (ja) * | 1995-12-04 | 1997-06-20 | Nec Corp | 通信制御装置の共通回路アクセス方式 |
| US7352538B2 (en) | 2001-04-19 | 2008-04-01 | Fujitsu Limited | Magnetic disk drive piezoelectric actuator with hinge plate limbs extending non-linear symmetrically from central portion |
| US7536490B2 (en) * | 2006-07-20 | 2009-05-19 | Via Technologies, Inc. | Method for link bandwidth management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0355463B1 (en) | Timer channel with multiple timer reference features | |
| EP0355363B1 (en) | Integrated circuit timer with multiple channels and dedicated service processor | |
| EP0355465B1 (en) | Timer channel with match recognition features | |
| JP2007215203A (ja) | データ処理方法およびデータ処理ユニット、コンフィギュレーション化可能なエレメントのダイナックな再コンフィギュレーション方法、システムおよびプロセス | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| HK1000386B (en) | Timer channel with match recognition features | |
| JPH0310355A (ja) | 共通バス優先制御方法 | |
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| JPS5819973A (ja) | 時分割バス方式マルチプロセツサ計算機 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JPS62125444A (ja) | メモリ共有エリア制御方式 | |
| JPH01147651A (ja) | マルチプロセッサシステム | |
| JPS63104163A (ja) | バス共有システム | |
| JP2648017B2 (ja) | マイクロコンピュータ | |
| JP2002175270A (ja) | バスの排他制御方式 | |
| JPS58217071A (ja) | 情報処理システム | |
| JPH0589034A (ja) | バス制御回路 | |
| KR19990062330A (ko) | 멀티-프로세서 시스템의 인터럽트 제어장치 | |
| JPH0573518A (ja) | メモリマツプドｃｐｕシステム | |
| JP2020071688A (ja) | 半導体装置 | |
| JPH043239A (ja) | バス制御装置 | |
| JPS63231662A (ja) | バス制御回路 | |
| JPH04148264A (ja) | 情報処理装置 | |
| JPH05342116A (ja) | マイクロプロセッサ |