JPH0310362A

JPH0310362A - データ転送方法

Info

Publication number: JPH0310362A
Application number: JP14481289A
Authority: JP
Inventors: Hiroichi Toyama; 遠山　博一; Atsuko Oda; 小田　敦子; Atsuhiro Ito; 伊東　敦裕
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-06-07
Filing date: 1989-06-07
Publication date: 1991-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕プロセッサ（以下ＣＰＵと称す）が読み出し書込みを行
うワークＲＡＭと、相手ＣＰＵより該ＣＰＵに対し転送
要求があれば、転送回路により通信回路を介して転送用
ＲＡＭに書き込んだデータを転送する計算機の、データ
転送方法に関し、転送要求にリアルタイムに応答出来、
又処理能力が転送要求回数には依存しないデータ転送方
法の提供を目的とし、転送用ＲＡＭと、ＣＰＵ間のバス及び該転送回路間のパ
スを制御する制御回路を設＆、ｌ、該ＣＰＵがデータを
該ワークＲＡＭに書き込む時は、該ＣＰＵより該制御回
路への指示により、該ワークＲＡＭと該転送用ＲＡＭ間
のバスを接続し、該転送回路と該転送用ＲＡＭ間のバス
を切り離し該転送用ＲＡＭにも同時に書込み、転送時は、該ＣＰＵより該制御回路への指示により、該
該ワークＲＡＭと該転送用ＲＡＭ間のバスを切り離し、
該転送回路と該転送用ＲＡＭ間のバスを接続し、該転送
回路により該転送用ＲＡＭに書き込んだデータを該通信
回路を介して転送するように構成する。

〔産業上の利用分野〕

本発明は、相対する計算機のＣＰＵ間で、任意のタイミ
ングで転送を要求されるデータを、転送用ＲＡＭより転
送するデータ転送方法の改良に関する。

ＣＰＵ処理の高速化、高機能化の要求に伴い、相対する
計算機のＣＰＵ間で、任意のタイミングでデータ転送を
要求される。

相対する計算機のＣＰＵ間で、データを転送する時、Ｒ
ＡＭが１個では、データ転送中に、該ＲＡＭに潜込みを
行うと、該ＲＡＭの情報が破壊される。

しかしＣＰ　Ｕはデータ転送が終わる迄、ＲＡＭのアク
セスを停めておくことは処理時間の都合上出来ない。

そこで、ＣＰＵがアクセスするワークＲＡＭと、テータ
転送用の転送用ＲＡＭを設りて転送を行うが、転送要求
にリアルタイムに応答出来、又転送要求の回数に依存せ
ずに転送出来ることが望ましい。

〔従来の技術］第５図は従来例の相対する計算機のデータ転送の要部の
プロ、り図で、計算機１０″と１１　は同し構成である
。

第５図において、相手側計算機１１　のＣＰ　Ｕ１′が
計算ｍ１０′のＣＰＵＩｏに対し、転送要求をする時は
、転送要求とのデータを、通信回路５、を介して計算ｎ
、１０”に送り、受信用ＲＡＭ４に書き込ませ、ＣＰＵ
Ｉ’　に対し受信用ＲＡＭ４の内容参照との割り込みを
入力する。

すると、ＣＰＵＩｏはデータ転送の要求を知る。

すると、ＣＰＵＩ’　は、データ転送中にもワークＲＡ
Ｍ２をアクセス出来るようにする為に、ワークＲＡＭ２
に書き込んだデータを、転送用ＲＡＭ６に複写し、転送
回路３゛にて直接メモリをアクセスさせ、複写したデー
タを通信回路５を介して相手計算機１１′に送り、相手
計算機１１の受信用ＲＡＭ４に書き込ませる。

こうすれば、転送中にもＣＰＵＩ”はワークＲＡＭ２を
アクセルすることが出来る。

〔発明が解決しようとする課題］しかしながら、ＣＰＵＩ’　は、計算機１０′側の処理
時間Ｔｏで行っている間に、相手計算機１１′側より転
送要求があると、転送用ＲＡＭ６に複写する時間ＴＩが
必要になり、要求回数がｎとすると、ＣＰＵＩ“の処理
時間Ｔは、Ｔ＝ＴＯ−１−Ｔ１＊ｎとなり、回数ｎが大きくなり、
時間Ｔが処理能力を越えろと転送要求を拒否することが
発生する問題点がある。

又相手計算機より転送要求の度に、複写する時間゛［ｌ
だげ待たせることになりリアルタイム性がない問題点が
ある。

本発明は、転送要求にリアルタイムに応答出来、又処理
能力が転送要求回数には依存しないデータ転送方法の提
供を目的としている。

［課題を解決するための手段］第１図は本発明の原理ブロック図である。

第１図に示す如く、ＣＰＵ　１が読み出し書込みを行う
ワークＲＡＭ２と、相手ＣＰＵより該ＣＰＵ１に対し転
送要求があれば、転送回路３により通信回路５を介して
転送用ＲＡＭ６に書き込んだデータを転送する計算機に
おいて、該転送用ＲＡＭ６と、該ＣＰＵ１間のバス及び該転送回
路３間のバスを制御する制御回路７を設ける。

そして、該ＣＰＵＩがデータを該ワークＲＡＭ２に書き
込む時は、該ＣＰＵＩより該制御回路７への指示により
、該ワークＲＡＭ２と該転送用ＲＡＭ６間のバスを接続
し、該転送回路３と該転送用ＲＡＭ６間のバスを切り離
し該転送用ＲΔＭ６にも同時に書込み、転送時は、該ＣＰＵＩより該制御回路７への指示により
、該該ワークＲＡ　Ｍ　２と該転送用ＲＡＭ６間のバス
を切り離し、該転送回路３と該転送用ＲＡＭ６間のバス
を接続し、該転送回路３により該転送用ＲＡＭ６に書き
込んだデータを該通信回路５を介して転送する。

〔作　用〕

本発明によれば、ＣＰＵＩが、ワークＲＡＭ２に書き込
む時は、該ＣＰＵＩより該制御回路７への指示により、
該ワークＲＡＭ２と該転送用ＲＡＭ６間のバスを接続し
、該転送回路３と該転送用ＲＡＭ６間のバスを切り離し
該転送用ＲＡＭ６にも同時に書込む。

転送要求がくると、該ＣＰ　ｔＪ　１より該制御回路７
への指示により、該該ワークＲＡＭ２と該転送用ＲＡＭ
６間のバスを切り離し、該転送回路３と該転送用ＲＡＭ
６間のバスを接続し、該転送回路３により該転送用ＲＡ
Ｍ６に書き込んだデータを該通信回路５を介して転送す
る。

即ち、転送要求があった時、ワークＲＡＭ２のデータを
転送用ＲＡＭ６に複写する必要がないので、リアルタイ
ムに転送が出来、処理能力は転送要求回数には依存しな
い。

勿論転送中ば、転送用ＲＡＭ６はＣＰＵＩより切り離さ
れるので、ＣＰＵＩがワークＲＡＭ２をアクセスしても
転送用ＲＡＭ６の内容が破壊されることはない。

〔実施例］第２図は本発明の実施例の相対する計算機のデータ転送
の要部のブロック図、第３図は本発明の実施例の要部の
プログラムのフローチャート、第４図は本発明の実施例
のクイｌ、チャー１〜である。

第２図で第５図の従来例と異なる点は、制御回路７を設
けた点であるので、この異なる点を中心に以下説明する
。

計算機１０の、通常の処理は、例えば第３図（Ａ）のプ
ログラムを用い、ステップｌにてワークＲＡＭ２をリー
ドし、ステップ２にてリードした値に１を加え、ステッ
プ３にて１を加えた値をワークＲＡＭ２にライトする。

この通常の処理の時は、ＣＰＵＩの指示にて、制御回路
７ば、ワークＲＡＭ２と転送用ＲＡＭ６間のバスを接続
し、転送回路３と転送用ＲＡＭ６間のバスを切り離して
いるので、ワークＲＡＭ２にライトする時、転送用ＲＡ
Ｍ６にも同時にラントされる。

転送要求がくると、第３図（Ｂ）のプログラムを用い、
ステップ１にて、制御回路７に転送開始の例えば“′０
”を送り、ワークＲＡ　Ｍ　２と転送用ＲＡＭ６間のバ
スを切り離し、転送回路３と転送用ＲＡＭ６間のバスを
接続させ、ステップ２にて転送回路３より直接メモリを
アクセスし、転送用ＲＡＭ６のデータを通信回路５を介
し−で相手計算機１１に転送させる。

データ転送が終了すると、第３１Ｊ　（Ｃ）のプログラ
ムを用い、ステップ１にて転送回路３にての転送を終了
させ、ステップ２にて、制御回路７に例えば“′１゛を
送り、ワークＲΔＭ２と転送用ＲＡＭ６間のバスを接続
し、転送回路３と転送用ＲＡＭ６間のバスを切り離す。

」二記の動作のタイムチャー）・を示ずと第４図の如く
で、 ■はＣＰＵＩがワークＲＡＭ２をリードした場合の信号
であり、 ■はＣＰＵＩがワークＲＡＭ２にライトする時、同時に
転送用ＲＡＭ６にライトシていることを示す。

■は転送を開始する為にＣＰＵＩが制御回路７及び転送
回路３に転送命令を出した時の変化を示す。

■は、転送中にｃ　ｐ　ｕ　ｔがワークＲＡＭ２にデー
０夕をライＩ・シた場合の変化を示す。

■は、転送が終了し、ＣＰＵＩが制御回路７及び転送回
路３に転送終了命令を出した時の変化である。

■はＣＰＵＩがワークＲＡＭ２にライトした時の変化で
、この時は転送中でないので、転送用ＲＡＭ６には同し
データがライトされる。このことて■の場合は、転送用
ＲＡ　Ｍ　Ｅｉにばデータはライトされないが、■にて
■の場合のデータに上書きされるので、ワークＲＡＭ２
と転送用ＲＡ、Ｍ６の内容は同しになる。

即ち、転送要求があった時、転送用ＲＡＭ６に複写せず
に、転送出来るので、相手計算機の転送要求にリアルタ
イムに応答出来又処理能力は転送要求回数に依存しない
ので、高速通信、高速処理が出来、装置の性能向上に寄
与する。

〔発明の効果〕

以上詳細に説明せる如く本発明によれは、相手計算機の
転送要求にリアルタイムに応答出来又処理能力は転送要
求回数に依存しないので、高速通信、高速処理が出来、
装置の性能向トに寄与する効果がある。

【図面の簡単な説明】

第１回は本発明の原理ブロック図、第２図は本発明の実施例の相対する計算機のブタ転送の
要部のブロック図、第３図は本発明の実施例の要部のプログラムのフ１コー
ヂャ−１・、第４図は本発明の実施例のタイムチャート、第５しＩは
従来例の相対する計算機のデータ転送の要部のブロック
図である。図において、１１　はブロセソザ、２はワークＲＡＭ、３．３′は転送回路、４は受信用ＲＡ　Ｍ、５は通信回路、６は転送用ＲＡＭ、１２３３８９−

Claims

【特許請求の範囲】プロセッサ（１）が読み出し書込みを行うワークＲＡＭ
（２）と、相手プロセッサより該プロセッサ（１）に対
し転送要求があれば、転送回路（３）により通信回路（
５）を介して転送用ＲＡＭ（６）に書き込んだデータを
転送する計算機において、該転送用ＲＡＭ（６）と、該プロセッサ（１）間のバス
及び該転送回路（３）間のバスを制御する制御回路（７
）を設け、該プロセッサ（１）がデータを該ワークＲＡＭ（２）に
書き込む時は、該プロセッサ（１）より該制御回路（７
）への指示により、該ワークＲＡＭ（２）と該転送用Ｒ
ＡＭ（６）間のバスを接続し、該転送回路（３）と該転
送用ＲＡＭ（６）間のバスを切り離し該転送用ＲＡＭ（
６）にも同時に書込み、転送時は、該プロセッサ（１）より該制御回路（７）へ
の指示により、該該ワークＲＡＭ（２）と該転送用ＲＡ
Ｍ（６）間のバスを切り離し、該転送回路（３）と該転
送用ＲＡＭ（６）間のバスを接続し、該転送回路（３）
により該転送用ＲＡＭ（６）に書き込んだデータを該通
信回路（５）を介して転送することを特徴とするデータ
転送方法。