JPH03136501A - Ｐｉｎダイオード移相器 - Google Patents
Ｐｉｎダイオード移相器Info
- Publication number
- JPH03136501A JPH03136501A JP27684789A JP27684789A JPH03136501A JP H03136501 A JPH03136501 A JP H03136501A JP 27684789 A JP27684789 A JP 27684789A JP 27684789 A JP27684789 A JP 27684789A JP H03136501 A JPH03136501 A JP H03136501A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- bias current
- point
- impedance
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＩＮダイオード移相器に関し、特に９０°ハ
イブリッド回路とＰＩＮダイオードで構成される反射型
のＰＩＮダイオード移相器に関する。
イブリッド回路とＰＩＮダイオードで構成される反射型
のＰＩＮダイオード移相器に関する。
従来のＰＩＮダイオード移相器は、第２図の従来のＰＩ
Ｎダイオード移相器の一例を示すブロック図のように、
入力端子１、出力端子２、インピーダンス整合回路３お
よび４、位相調整回路５および６、ＰＩＮダイオード７
および８、直流阻止コンデンサ９および１０．９０°ハ
イブリッド回路１１、バイアス電源１２、スイッチ回路
１３、高周波阻止回路１５を有している。
Ｎダイオード移相器の一例を示すブロック図のように、
入力端子１、出力端子２、インピーダンス整合回路３お
よび４、位相調整回路５および６、ＰＩＮダイオード７
および８、直流阻止コンデンサ９および１０．９０°ハ
イブリッド回路１１、バイアス電源１２、スイッチ回路
１３、高周波阻止回路１５を有している。
入力端子１に入力する信号は、直流阻止コンデンサ９を
介して９０°ハイブリッド回路１１に供給され、互いに
９０°位相を異にする２つの信号として出力される。こ
の２つの信号は、それぞれインピーダンス整合回路３，
４および位相調整回路５．６を経てＰＩＮダイオード７
．８に印加されてそれぞれ反射し、再び９０’ハイブリ
ッド回路１１を経て、直流阻止コンデンサ１０を介して
出力端子２へ出力する。スイッチ回路１３をＯＮにする
と、バイアス電流がバイアス電源１２から高周波阻止回
路１５を介してＰＩＮダイオード７．８へ印加される。
介して９０°ハイブリッド回路１１に供給され、互いに
９０°位相を異にする２つの信号として出力される。こ
の２つの信号は、それぞれインピーダンス整合回路３，
４および位相調整回路５．６を経てＰＩＮダイオード７
．８に印加されてそれぞれ反射し、再び９０’ハイブリ
ッド回路１１を経て、直流阻止コンデンサ１０を介して
出力端子２へ出力する。スイッチ回路１３をＯＮにする
と、バイアス電流がバイアス電源１２から高周波阻止回
路１５を介してＰＩＮダイオード７．８へ印加される。
従って、スイッチ回路１３をＯＮ、ＯＦＦしてＰＩＮダ
イオード７．８に印加するバイアス電流をＯＮ、ＯＦＦ
すれば、ＰＩＮダイオードのインピーダンスがバイアス
電流に応じて変化し、反射係数が変化して反射波に位相
差が生じ所定の通過移相量が得られる。
イオード７．８に印加するバイアス電流をＯＮ、ＯＦＦ
すれば、ＰＩＮダイオードのインピーダンスがバイアス
電流に応じて変化し、反射係数が変化して反射波に位相
差が生じ所定の通過移相量が得られる。
上述した従来のＰＩＮダイオード移相器は、ＰＩＮダイ
オードへ供給するバイアス電流をＯＮ。
オードへ供給するバイアス電流をＯＮ。
ＯＦＦすることによってＰＩＮダイオードの反射係数を
変化させて所定の通過移相量を得ているが、バイアス電
流がＯＮ状態のときのＰＩＮダイオードの反射係数と、
ＯＦＦ状態のときのＰＩＮダイオードの反射係数とが異
なるために、ＯＮ状態とＯＦＦ状態での通過損失に差が
生じるという欠点がある。
変化させて所定の通過移相量を得ているが、バイアス電
流がＯＮ状態のときのＰＩＮダイオードの反射係数と、
ＯＦＦ状態のときのＰＩＮダイオードの反射係数とが異
なるために、ＯＮ状態とＯＦＦ状態での通過損失に差が
生じるという欠点がある。
第３図はＰＩＮダイオードの反射係数の一例を示すスミ
スチャートであり、Ａ点はバイアス電流がＯＮ状態のと
きとＰＩＮダイオードのインピーダンス、Ｂ点はバイア
ス電流がＯＦＦ状態のときのＰＩＮダイオードのインピ
ーダンスを示している。Ａ点を通る円で示される反射係
数は、Ｂ点を通る円で示される反射係数よりも小さいの
で、ＰＩＮダイオードを反射型の移相器に使用した場合
は、バイアス電流ＯＮ状態のときの通過損失がバイアス
電流がＯＦＦ状態のときの通過損失よりも大きくなりＯ
Ｎ状態とＯＦＦ状態での通過損失に差が生じる。
スチャートであり、Ａ点はバイアス電流がＯＮ状態のと
きとＰＩＮダイオードのインピーダンス、Ｂ点はバイア
ス電流がＯＦＦ状態のときのＰＩＮダイオードのインピ
ーダンスを示している。Ａ点を通る円で示される反射係
数は、Ｂ点を通る円で示される反射係数よりも小さいの
で、ＰＩＮダイオードを反射型の移相器に使用した場合
は、バイアス電流ＯＮ状態のときの通過損失がバイアス
電流がＯＦＦ状態のときの通過損失よりも大きくなりＯ
Ｎ状態とＯＦＦ状態での通過損失に差が生じる。
本発明の目的は、バイアス電流がＯＮ状態のときとＯＦ
Ｆ状態のときの通過損失を等しくできるＰＩＮダイオー
ド移相器を提供することにある。
Ｆ状態のときの通過損失を等しくできるＰＩＮダイオー
ド移相器を提供することにある。
本発明のＰＩＮダイオード移相器は、ＰＩＮダイオード
に印加するバイアス電流をＯＮ状態。
に印加するバイアス電流をＯＮ状態。
ＯＦＦ状態にして位相差を得るＰＩＮダイオード移相器
において、前記バイアス電流がＯＦＦ状態のときに微小
バイアス電流を流す手段を有し、前記バイアス電流がＯ
Ｎ状態のときの前記ＰＩＮダイオードの反射係数の絶対
値と等しくなるように前記微小バイアス電流を調整する
ことを特徴とする。
において、前記バイアス電流がＯＦＦ状態のときに微小
バイアス電流を流す手段を有し、前記バイアス電流がＯ
Ｎ状態のときの前記ＰＩＮダイオードの反射係数の絶対
値と等しくなるように前記微小バイアス電流を調整する
ことを特徴とする。
次に図面を参照して本発明を説明する。
本発明の一実施例を示す第１図を参照すると、入力端子
１、出力端子２、インピーダンス整合回路３および４、
位相調整回路５および６、ＰＩＮダイオード７および８
、直流阻止コンデンサ９および１０．９０°ハイブリッ
ド回路１１、バイアス電源１２、スイッチ回路１３、バ
イアス調整回路１４、高周波阻止回路１５を有している
。
１、出力端子２、インピーダンス整合回路３および４、
位相調整回路５および６、ＰＩＮダイオード７および８
、直流阻止コンデンサ９および１０．９０°ハイブリッ
ド回路１１、バイアス電源１２、スイッチ回路１３、バ
イアス調整回路１４、高周波阻止回路１５を有している
。
同図と、従来のＰＩＮダイオード移相器の一例を示す第
２図との相違点は、バイアス調整回路１４が付加されて
いることである。バイアス調整回路１４は、スイッチ回
路↓３がＯＦＦのときにバイアス電源１２からＰＩＮダ
イオードへ供給するバイアス電流を調整するためのもの
であり、第３図に示すスミスチャートでこれの動作を説
明する。Ａ点は、スイッチ回路１３がＯＮとなっている
ときのＰＩＮダイオードのインピーダンスを示している
。Ｂ点は、バイアス調整回路１４が付加されていない場
合においてスイッチ回路１３がＯＦＦとなったときのＰ
ＩＮダイオードのインピーダンスを示している。Ｂ′点
は、バイアス調整回路１４が付加された場合においてス
イッチ回路１３がＯＦＦとなったときのＰＩＮダイオー
ドのインピーダンスを示している。すなわち、微小バイ
アス電流をＰＩＮダイオードに流すことによって、ＰＩ
ＮダイオードのインピーダンスがＢ点からＢ′点に移動
する。この場合、Ｂ′点を通る円の半径で示される反射
係数の絶対値と、Ｂ点を通る円の半径で示される反射係
数の絶対値とが一致するように微小バイアス電流を調整
する。このようにすることによって、ＰＩＮダイオード
移相器の通過損失は、スイッチ回路１３がＯＮとなって
いるときと、スイッチ回路１３がＯＦＦとなっていると
きとを等しくすることができる。
２図との相違点は、バイアス調整回路１４が付加されて
いることである。バイアス調整回路１４は、スイッチ回
路↓３がＯＦＦのときにバイアス電源１２からＰＩＮダ
イオードへ供給するバイアス電流を調整するためのもの
であり、第３図に示すスミスチャートでこれの動作を説
明する。Ａ点は、スイッチ回路１３がＯＮとなっている
ときのＰＩＮダイオードのインピーダンスを示している
。Ｂ点は、バイアス調整回路１４が付加されていない場
合においてスイッチ回路１３がＯＦＦとなったときのＰ
ＩＮダイオードのインピーダンスを示している。Ｂ′点
は、バイアス調整回路１４が付加された場合においてス
イッチ回路１３がＯＦＦとなったときのＰＩＮダイオー
ドのインピーダンスを示している。すなわち、微小バイ
アス電流をＰＩＮダイオードに流すことによって、ＰＩ
ＮダイオードのインピーダンスがＢ点からＢ′点に移動
する。この場合、Ｂ′点を通る円の半径で示される反射
係数の絶対値と、Ｂ点を通る円の半径で示される反射係
数の絶対値とが一致するように微小バイアス電流を調整
する。このようにすることによって、ＰＩＮダイオード
移相器の通過損失は、スイッチ回路１３がＯＮとなって
いるときと、スイッチ回路１３がＯＦＦとなっていると
きとを等しくすることができる。
〔発明の効果〕
以上説明したように本発明は、ＰＩＮダイオードへ供給
するバイアス電流がＯＦＦ状態となっているときに微小
なバイアス電流を流すことによって、バイアス電流がＯ
Ｎ状態のときと、ＯＦＦ状態のときのＰＩＮダイオード
の反射係数の絶対値を等しくすることができるので、通
過損失も等しくすることができるという効果がある。
するバイアス電流がＯＦＦ状態となっているときに微小
なバイアス電流を流すことによって、バイアス電流がＯ
Ｎ状態のときと、ＯＦＦ状態のときのＰＩＮダイオード
の反射係数の絶対値を等しくすることができるので、通
過損失も等しくすることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のＰＩＮダイオード移相器の一例を示すブロック図
、第３図はＰＩＮダイオードの反射係数の一例を示すス
ミスチャートである９１・・・入力端子、２・・・出力
端子、３．４・・・インピーダンス整合回路、５，６・
・・位相調整回路、７．８・・・ＰＩＮダイオード、９
．１０・・・直流阻止コンデンサ、１１・・・９０°ハ
イブリッド回路、１２・・−バイアス電源、１３・・・
スイッチ回路、１４・・・バイアス調整回路、１５・・
・高周波阻止回路。
従来のＰＩＮダイオード移相器の一例を示すブロック図
、第３図はＰＩＮダイオードの反射係数の一例を示すス
ミスチャートである９１・・・入力端子、２・・・出力
端子、３．４・・・インピーダンス整合回路、５，６・
・・位相調整回路、７．８・・・ＰＩＮダイオード、９
．１０・・・直流阻止コンデンサ、１１・・・９０°ハ
イブリッド回路、１２・・−バイアス電源、１３・・・
スイッチ回路、１４・・・バイアス調整回路、１５・・
・高周波阻止回路。
Claims (1)
- ＰＩＮダイオードに印加するバイアス電流をＯＮ状態
，ＯＦＦ状態にして位相差を得るＰＩＮダイオード移相
器において、前記バイアス電流がＯＦＦ状態のときに微
小バイアス電流を流す手段を有し、前記バイアス電流が
ＯＮ状態のときの前記ＰＩＮダイオードの反射係数の絶
対値と等しくなるように前記微小バイアス電流を調整す
ることを特徴とするＰＩＮダイオード移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276847A JP3143902B2 (ja) | 1989-10-23 | 1989-10-23 | Ｐｉｎダイオード移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276847A JP3143902B2 (ja) | 1989-10-23 | 1989-10-23 | Ｐｉｎダイオード移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136501A true JPH03136501A (ja) | 1991-06-11 |
| JP3143902B2 JP3143902B2 (ja) | 2001-03-07 |
Family
ID=17575237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01276847A Expired - Fee Related JP3143902B2 (ja) | 1989-10-23 | 1989-10-23 | Ｐｉｎダイオード移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143902B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4539535A (en) | 1983-08-12 | 1985-09-03 | Westinghouse Electric Corp. | Four port phase shifter |
-
1989
- 1989-10-23 JP JP01276847A patent/JP3143902B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3143902B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479139A (en) | System and method for calibrating a ferroelectric phase shifter | |
| JPH01200816A (ja) | リング発振器 | |
| KR950022154A (ko) | 클록 신호 발생 회로 | |
| JPH026085B2 (ja) | ||
| US6661265B2 (en) | Delay locked loop for generating complementary clock signals | |
| US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
| JPH03136501A (ja) | Ｐｉｎダイオード移相器 | |
| JPS63161701A (ja) | マイクロ波スイツチ | |
| JPS62102602A (ja) | 反射型減衰器 | |
| JPH0586684B2 (ja) | ||
| US7236058B2 (en) | Low frequency doubler | |
| JPH04256202A (ja) | ダイオード移相器 | |
| JPH02189001A (ja) | Ｐｉｎダイオードスイッチ | |
| JPH0447801A (ja) | 可変位相器 | |
| JPS5926661Y2 (ja) | Ｆｍ受信機の同調表示装置 | |
| JPS5616891A (en) | Quartz oscillating circuit for watch | |
| JPS62145902A (ja) | 可変周波数発振回路 | |
| JPS63300601A (ja) | 電力レベル調整器 | |
| JPS596532B2 (ja) | 位相同期発振器 | |
| JPS6130215Y2 (ja) | ||
| JPS5985124A (ja) | 可変位相推移回路 | |
| JPS622833Y2 (ja) | ||
| JPH0248808A (ja) | バランス型ミキサ | |
| JPH0349417A (ja) | 半導体集積回路 | |
| JPH02117207A (ja) | クロックデューティ調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |