JPH03148152A - 半導体素子のテスト方法 - Google Patents
半導体素子のテスト方法Info
- Publication number
- JPH03148152A JPH03148152A JP28692789A JP28692789A JPH03148152A JP H03148152 A JPH03148152 A JP H03148152A JP 28692789 A JP28692789 A JP 28692789A JP 28692789 A JP28692789 A JP 28692789A JP H03148152 A JPH03148152 A JP H03148152A
- Authority
- JP
- Japan
- Prior art keywords
- test
- derivative
- product
- resistance
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイブリッドＩＯのテスト方法に関する０
〔従来の技術〕
派生品のあるハイブリッドＩＣではそれぞれの派生品に
対し副番がつけられてかっ、基板上に印刷された副番に
よって区別されているｏしかし、この多くの異なる種類
の派生品のある製品もテスト装置は同一のものを使用し
、派生品ごと別々に用意されたテストプログラムによっ
てそれぞれテストを行なっていた。
対し副番がつけられてかっ、基板上に印刷された副番に
よって区別されているｏしかし、この多くの異なる種類
の派生品のある製品もテスト装置は同一のものを使用し
、派生品ごと別々に用意されたテストプログラムによっ
てそれぞれテストを行なっていた。
従来の半導体素子のテスト方法は以上のように構成され
ていたので、１つの製品について多くの派生品がある場
合テストに際しても１つの製品に対して多くのテストプ
ログラムを用意しなければならず、大変手間がかかり作
業上もミスの可能性が高いという問題点があった。
ていたので、１つの製品について多くの派生品がある場
合テストに際しても１つの製品に対して多くのテストプ
ログラムを用意しなければならず、大変手間がかかり作
業上もミスの可能性が高いという問題点があった。
本発明は上記のような問題点に鑑みて為されたもので、
テストプログラムを１つの製品につき１つに統一するこ
とができる半導体素子のテスト方法を得ることを目的と
する。
テストプログラムを１つの製品につき１つに統一するこ
とができる半導体素子のテスト方法を得ることを目的と
する。
本発明に係る半導体素子のテスト方法は、派生品の判定
を行うために、それぞれの派生品ごとに製品の時性とは
全く関係のないある値の抵抗が設けられていることに着
目して、テストの始めに咬すその抵抗を測定し、それに
よって派生品の種類を判定するようにしたものである。
を行うために、それぞれの派生品ごとに製品の時性とは
全く関係のないある値の抵抗が設けられていることに着
目して、テストの始めに咬すその抵抗を測定し、それに
よって派生品の種類を判定するようにしたものである。
本発明に訃ける半導体素子のテスト方法は、派生品判定
のための抵抗測定をテストの始めに行うことによって、
プログラム上で派生品の判定をすることにな９、プログ
ラムを派生品別に用意する必要がなく、テストプログラ
ムを製品につきそれぞれ１つに會とめられる。
のための抵抗測定をテストの始めに行うことによって、
プログラム上で派生品の判定をすることにな９、プログ
ラムを派生品別に用意する必要がなく、テストプログラ
ムを製品につきそれぞれ１つに會とめられる。
以下、この発明の一実施例を図を用いて説明する。第２
図は本発明で使用されるハイブリッドＩＣの説明図で、
その基板（１） ）：に派生品の種類を判定するための
厚膜抵抗Ｒ（２）が形成されている。第１図は本発明の
一実施例であるテストプログラムの７０−チャートであ
る。第１図において、例えばステップ１１にかいてこの
テストプログラムを実行すると、まず最初にテスターに
セットされた製品の判定抵抗の測定を実行する（ステッ
プ１２ ）。
図は本発明で使用されるハイブリッドＩＣの説明図で、
その基板（１） ）：に派生品の種類を判定するための
厚膜抵抗Ｒ（２）が形成されている。第１図は本発明の
一実施例であるテストプログラムの７０−チャートであ
る。第１図において、例えばステップ１１にかいてこの
テストプログラムを実行すると、まず最初にテスターに
セットされた製品の判定抵抗の測定を実行する（ステッ
プ１２ ）。
次に、読み取った抵抗値が派生品のどの種類に相当する
か判定する（ステップ１３ ）。それからその派生品の
規格値をテストプログラムに組み込む（ステップ１４）
。以上の動作が終わｂしだい直ちにテストを実行する（
ステップ１５ ）。次の製品に移りてはじめからテスト
を実行する。
か判定する（ステップ１３ ）。それからその派生品の
規格値をテストプログラムに組み込む（ステップ１４）
。以上の動作が終わｂしだい直ちにテストを実行する（
ステップ１５ ）。次の製品に移りてはじめからテスト
を実行する。
以上のように本発明によれば、派生品すべてに対してテ
ストプログラムを用意する必要がなく、１種類の製品に
対し１種類のテストプログラムしかないので、テストプ
ログラムの管理が容易で、また、テストに関しても間違
ったテストプログラムを使用するというようなミスは少
なくな、ちという効果がある。
ストプログラムを用意する必要がなく、１種類の製品に
対し１種類のテストプログラムしかないので、テストプ
ログラムの管理が容易で、また、テストに関しても間違
ったテストプログラムを使用するというようなミスは少
なくな、ちという効果がある。
第１図は本発明の一実施列を示すテストプログラムの７
０−チャート、第２図は本発明でテストを行うハイブリ
ッドエ０の説明図である。 図にかいて、（１〉はハイブリッドエ０の厚膜基板、（
２）は派生品の識別用の厚膜抵抗を示す。
０−チャート、第２図は本発明でテストを行うハイブリ
ッドエ０の説明図である。 図にかいて、（１〉はハイブリッドエ０の厚膜基板、（
２）は派生品の識別用の厚膜抵抗を示す。
Claims (1)
- ハイブリッドＩＣが使用目的にあうように複数の派生
品がつくられている派生品のテスト時に派生品の種類を
判定する厚膜抵抗測定によつて判別することを特徴とす
る半導体素子のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28692789A JPH03148152A (ja) | 1989-11-02 | 1989-11-02 | 半導体素子のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28692789A JPH03148152A (ja) | 1989-11-02 | 1989-11-02 | 半導体素子のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148152A true JPH03148152A (ja) | 1991-06-24 |
Family
ID=17710762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28692789A Pending JPH03148152A (ja) | 1989-11-02 | 1989-11-02 | 半導体素子のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148152A (ja) |
-
1989
- 1989-11-02 JP JP28692789A patent/JPH03148152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7324982B2 (en) | Method and apparatus for automated debug and optimization of in-circuit tests | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| US6885955B1 (en) | Semiconductor process yield analysis based on evaluation of parametric relationship | |
| JPH03148152A (ja) | 半導体素子のテスト方法 | |
| US7221180B2 (en) | Device and method for testing electronic components | |
| JPH03136261A (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| JPH01131470A (ja) | Ｌｓｉ故障解析装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH03148153A (ja) | 半導体素子のトリミング方法 | |
| JP3147855B2 (ja) | 実装基板の不良検査方法 | |
| JP3645583B2 (ja) | 実装品質の分析方法 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JP2000091177A (ja) | データ管理装置とその方法 | |
| US8836355B2 (en) | Dynamic testing based on thermal and stress conditions | |
| JPH03263700A (ja) | メモリｉｃのテスト方法 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JPH0287082A (ja) | プローブピン接触不良判断機能を有するインサーキットテスタ | |
| JPH03101146A (ja) | Ｉｃ検査装置 | |
| JPS582039A (ja) | 半導体基板 | |
| JPH0769392B2 (ja) | 論理回路の故障箇所推定方法 | |
| JPH03148140A (ja) | 半導体素子のマウント方法 | |
| JPH04144249A (ja) | 半導体素子測定方法 | |
| JPH0287643A (ja) | 半導体ウェーハ試験装置 |