JPH03155158A - デジタル回路 - Google Patents
デジタル回路Info
- Publication number
- JPH03155158A JPH03155158A JP1294608A JP29460889A JPH03155158A JP H03155158 A JPH03155158 A JP H03155158A JP 1294608 A JP1294608 A JP 1294608A JP 29460889 A JP29460889 A JP 29460889A JP H03155158 A JPH03155158 A JP H03155158A
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel mos
- channel
- mos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、ＰチャンネルあるいはＮチャンネルオープン
ドレイン出力の出力段の構造に関する。
ドレイン出力の出力段の構造に関する。
〔従来の技術Ｉ
ＣＭＯＳ （Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）
Ｉ Ｃ（Ｉｎ−ｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）に
おける出力段の回路構成は、従来よりその出力形態をＣ
ＭＯ３出力（コンプリメンタリ出力）とするか、あるい
はＰチャンネル（またはＮチャンネル（オーブンドレイ
ン出力とするか、そのどちらか一方を選択することがで
きる。そして、その出力形態は、第１図に示すようにＰ
チャンネルＭＯＳトランジスタｌＯのゲートに入力する
信号によって設定している。出力形態としてＣＭＯＳ出
力に設定する場合は、ゲート駆動回路１７からの出力信
号を入力しく切り換えスイッチ１５の１−２を接続）、
Ｐチャンネルオーブンドレイン出力に設定する場合は保
護抵抗１６を介し、そのトランジスタのソース電位（こ
の場合ＶＤＤ１３）を入力している。（切り換えスイッ
チ１５の１−３を接続）また、その出力形態の設定は、
本ＩＣのプロセス上に行われ、本ＩＣの検査時にはどち
らか一方に設定されていた。
Ｉ Ｃ（Ｉｎ−ｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）に
おける出力段の回路構成は、従来よりその出力形態をＣ
ＭＯ３出力（コンプリメンタリ出力）とするか、あるい
はＰチャンネル（またはＮチャンネル（オーブンドレイ
ン出力とするか、そのどちらか一方を選択することがで
きる。そして、その出力形態は、第１図に示すようにＰ
チャンネルＭＯＳトランジスタｌＯのゲートに入力する
信号によって設定している。出力形態としてＣＭＯＳ出
力に設定する場合は、ゲート駆動回路１７からの出力信
号を入力しく切り換えスイッチ１５の１−２を接続）、
Ｐチャンネルオーブンドレイン出力に設定する場合は保
護抵抗１６を介し、そのトランジスタのソース電位（こ
の場合ＶＤＤ１３）を入力している。（切り換えスイッ
チ１５の１−３を接続）また、その出力形態の設定は、
本ＩＣのプロセス上に行われ、本ＩＣの検査時にはどち
らか一方に設定されていた。
〔発明が解決しようとする課題］
しかしながら、従来技術では出力形態としてＰチャンネ
ルあるいはＮチャンネルオーブンドレイン出力が設定さ
れた場合、本ＩＣの検査時において、第２図に示すよう
にＬＳＩテスターに取り付けられるパフォーマンスポー
ド２１上で、本ＩＣ２０の出力端子２５に外付けで抵抗
２３とリレー２４を接続し、検査を行っている 一般にＩＣのファンクション試験は、ＩＣの入力端子か
らテスト入力信号ｃ以下テストパターンという）を入力
し、出力端子から出力される信号が期待された信号であ
るがどうかをモニターしている。しかし従来技術では、
出力端子から出力される信号が、第３図に示すように外
付けの抵抗により、波形が鈍ってしまっている。そのた
め、テストパターンの入力クロック周波数をあげると、
出力信号が正しく判定できず、その人力できる周波数の
上限が制限されていた。
ルあるいはＮチャンネルオーブンドレイン出力が設定さ
れた場合、本ＩＣの検査時において、第２図に示すよう
にＬＳＩテスターに取り付けられるパフォーマンスポー
ド２１上で、本ＩＣ２０の出力端子２５に外付けで抵抗
２３とリレー２４を接続し、検査を行っている 一般にＩＣのファンクション試験は、ＩＣの入力端子か
らテスト入力信号ｃ以下テストパターンという）を入力
し、出力端子から出力される信号が期待された信号であ
るがどうかをモニターしている。しかし従来技術では、
出力端子から出力される信号が、第３図に示すように外
付けの抵抗により、波形が鈍ってしまっている。そのた
め、テストパターンの入力クロック周波数をあげると、
出力信号が正しく判定できず、その人力できる周波数の
上限が制限されていた。
本発明は、このような問題点を解決するもので、その目
的とするところは、ＩＣの検査時におけるテストパター
ンの入力クロック周波数を従来よりあげることで、ＩＣ
の検査時間を短縮しコストダウンを実現することである
。
的とするところは、ＩＣの検査時におけるテストパター
ンの入力クロック周波数を従来よりあげることで、ＩＣ
の検査時間を短縮しコストダウンを実現することである
。
［課題を解決するための手段］
本発明のデジタル回路は、
（１）ａ）正電源電位と負電源電位の間で、直列に接続
されたＰチャンネルＭＯＳトランジスタとＮチャンネル
ＭＯＳトランジスタによって構成される出力段と、 ｂ）前記出力段のトランジスタを駆動する駆動回路と、 Ｃ）前記ＰチャンネルＭＯＳトランジスタあるいはＮチ
ャンネルＭＯＳトランジスタのゲートに、そのソース電
位、を供給する回路手段と、ｄ）前記ＰチャンネルＭＯ
Ｓｌ−ランリスクあるいはＮチャンネルＭＯ３Ｉ−ラン
ジスタのゲートに入力する信号を、前記駆動回路より出
力される信号とするか、または前記回路手段より供給さ
れるソース電位とするか、そのどちらか一方を選択する
ことができる選択手段よりなることを特徴とする。
されたＰチャンネルＭＯＳトランジスタとＮチャンネル
ＭＯＳトランジスタによって構成される出力段と、 ｂ）前記出力段のトランジスタを駆動する駆動回路と、 Ｃ）前記ＰチャンネルＭＯＳトランジスタあるいはＮチ
ャンネルＭＯＳトランジスタのゲートに、そのソース電
位、を供給する回路手段と、ｄ）前記ＰチャンネルＭＯ
Ｓｌ−ランリスクあるいはＮチャンネルＭＯ３Ｉ−ラン
ジスタのゲートに入力する信号を、前記駆動回路より出
力される信号とするか、または前記回路手段より供給さ
れるソース電位とするか、そのどちらか一方を選択する
ことができる選択手段よりなることを特徴とする。
〔実 施 例］
以下、本発明の一実施例について図面を参照しながら説
明する。第４図は、本発明の一実施例の出力段の構造を
示すものである。第４図において、４０はＰチャンネル
ＭＯＳトランジスタ、４１はＮチャンネルＭＯＳトラン
ジスタ、４２は出力段の出力端子、４３はプラス電源（
ＶＤＤ）、４４はマイナス電源（ＶＳＳ）、４５は出力
段の出力形態をＣＭＯ５出力にするか、Ｎチャンネルオ
ーブンドレイン出力にするかの切り換えスイッチ、４６
はゲート保護抵抗、４７は出力段を駆動するゲート駆動
回路、４８はセレクター、４９はテスト入力信号である
。
明する。第４図は、本発明の一実施例の出力段の構造を
示すものである。第４図において、４０はＰチャンネル
ＭＯＳトランジスタ、４１はＮチャンネルＭＯＳトラン
ジスタ、４２は出力段の出力端子、４３はプラス電源（
ＶＤＤ）、４４はマイナス電源（ＶＳＳ）、４５は出力
段の出力形態をＣＭＯ５出力にするか、Ｎチャンネルオ
ーブンドレイン出力にするかの切り換えスイッチ、４６
はゲート保護抵抗、４７は出力段を駆動するゲート駆動
回路、４８はセレクター、４９はテスト入力信号である
。
この出力段の出力形態は、第４図のように切り換えスイ
ッチ４５を接続すると、Ｎチャンネルオーブントレイン
出力となる。その場合、テスト人力信号には、“Ｌ”レ
ベルを入力し、セレクター４８によりＰチャンネルＭＯ
５）ランジスタ４０のゲートに、“Ｈ“レベルが印加さ
れ、ＰチャンネルＭＯＳトランジスタ４０は非導通状態
となる。それにより、ゲート駆動回路４７の出力が、“
Ｈ”レベルの場合は、出力端子４２には。
ッチ４５を接続すると、Ｎチャンネルオーブントレイン
出力となる。その場合、テスト人力信号には、“Ｌ”レ
ベルを入力し、セレクター４８によりＰチャンネルＭＯ
５）ランジスタ４０のゲートに、“Ｈ“レベルが印加さ
れ、ＰチャンネルＭＯＳトランジスタ４０は非導通状態
となる。それにより、ゲート駆動回路４７の出力が、“
Ｈ”レベルの場合は、出力端子４２には。
“Ｌ”レベルが出力され、ゲート駆動回路４７の出力が
、“Ｌ”レベルの場合は、出力端子４２は高インピーダ
ンス状態となる。
、“Ｌ”レベルの場合は、出力端子４２は高インピーダ
ンス状態となる。
本発明の出力段は、ＬＳＩテスターにより検査時にその
効果が現われる。この一実施例の場合、出力形態がＮチ
ャンネルオーブンドレイン出力となっている０例えばＩ
Ｃのリーク電流を測定する場合のように、出力形態がＮ
チャンネルオーブンドレイン出力でなければならない場
合は、テスト入力信号４９にＬ”レベルを与え、出力段
をＮチャンネルオーブンドレイン出力とする。またファ
ンクション試験などで、出力形態がＮチャンネルオーブ
ンドレイン出力である必要がない場合は、テスト入力信
号４９に゛Ｈ゛レベルを入力し、ＣＭＯＳ出力とする。
効果が現われる。この一実施例の場合、出力形態がＮチ
ャンネルオーブンドレイン出力となっている０例えばＩ
Ｃのリーク電流を測定する場合のように、出力形態がＮ
チャンネルオーブンドレイン出力でなければならない場
合は、テスト入力信号４９にＬ”レベルを与え、出力段
をＮチャンネルオーブンドレイン出力とする。またファ
ンクション試験などで、出力形態がＮチャンネルオーブ
ンドレイン出力である必要がない場合は、テスト入力信
号４９に゛Ｈ゛レベルを入力し、ＣＭＯＳ出力とする。
このようにテスト入力信号４９を、そのテスト内容に応
じ、” Ｈ−Ｌ”切り換えることで、出力形態をＣＭＯ
Ｓ出力としたり、Ｎチャンネルオーブンドレイン出力と
したりする。
じ、” Ｈ−Ｌ”切り換えることで、出力形態をＣＭＯ
Ｓ出力としたり、Ｎチャンネルオーブンドレイン出力と
したりする。
［発明の効果］
本発明の出力段のデジタル回路を用いれば、ＩＣの検査
時、外付けに抵抗がいらなくなるため、出力端子の応答
速度が速くなる。そのため、従来よりテスト入カバター
ンのクロック周波数をあげることができ、ＩＣの検査時
間が短縮され、コストダウンとなる。
時、外付けに抵抗がいらなくなるため、出力端子の応答
速度が速くなる。そのため、従来よりテスト入カバター
ンのクロック周波数をあげることができ、ＩＣの検査時
間が短縮され、コストダウンとなる。
第１図は従来の出力段の構成図、第２図はＬＳＩテスタ
ー上の概略図、第３図は出力波形図、第４図は本発明の
一実施例の出力段の構成図である。 １０． １ ｌ 、 １２． １３． １４． １５． １６、 ｌ ７． ２０ ・ ２ ・ ・ ２３ ・ ４０・・・・・チャンネルＭＯＳトランジスタ ・ＮチャンネルＭＯ５Ｉ−ラ ンジスタ ・出力段の出力端子 プラス電源（ＶＤＤ） ・マイナス電源（ＶＳＳ） ・出力段の出力形態をＣＭ Ｏ３出力にするか、Ｎチ ヤンネルオーブンドレイ ン出力にするかの切り換 えスイッチ、 ・ゲート保護抵抗 ゲート駆動回路 ・ＩＣ ・パフォーマンスポード ・抵抗 ６ ７ ４ ｌ ・ ・ ・ ２５、４２ ２２、４３ ４４ ・ ・ ・ ４５ ・ ・ ・ ２４・ ・・・・・・・リレー ４８・・・・・・・・セレクター ４９・・・・・・・・テスト入力信号 以上
ー上の概略図、第３図は出力波形図、第４図は本発明の
一実施例の出力段の構成図である。 １０． １ ｌ 、 １２． １３． １４． １５． １６、 ｌ ７． ２０ ・ ２ ・ ・ ２３ ・ ４０・・・・・チャンネルＭＯＳトランジスタ ・ＮチャンネルＭＯ５Ｉ−ラ ンジスタ ・出力段の出力端子 プラス電源（ＶＤＤ） ・マイナス電源（ＶＳＳ） ・出力段の出力形態をＣＭ Ｏ３出力にするか、Ｎチ ヤンネルオーブンドレイ ン出力にするかの切り換 えスイッチ、 ・ゲート保護抵抗 ゲート駆動回路 ・ＩＣ ・パフォーマンスポード ・抵抗 ６ ７ ４ ｌ ・ ・ ・ ２５、４２ ２２、４３ ４４ ・ ・ ・ ４５ ・ ・ ・ ２４・ ・・・・・・・リレー ４８・・・・・・・・セレクター ４９・・・・・・・・テスト入力信号 以上
Claims (1)
- （１）ａ）正電源電位と負電源電位の間で、直列に接続
されたＰチャンネルＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅ
ｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとＮチャンネル
ＭＯＳトランジスタによって構成される出力段と、ｂ）
前記出力段のトランジスタを駆動する駆動回路と、 ｃ）前記ＰチャンネルＭＯＳトランジスタあるいはＮチ
ャンネルＭＯＳトランジスタのゲートに、そのソース電
位を供給する回路手段と、 ｄ）前記ＰチャンネルＭＯＳトランジスタあるいはＮチ
ャンネルＭＯＳトランジスタのゲートに入力する信号を
、前記駆動回路より出力される信号とするか、または前
記回路手段より供給されるソース電位とするか、そのど
ちらか一方を選択することができる選択手段よりなるこ
とを特徴とするデジタル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294608A JPH03155158A (ja) | 1989-11-13 | 1989-11-13 | デジタル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294608A JPH03155158A (ja) | 1989-11-13 | 1989-11-13 | デジタル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155158A true JPH03155158A (ja) | 1991-07-03 |
Family
ID=17809963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294608A Pending JPH03155158A (ja) | 1989-11-13 | 1989-11-13 | デジタル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155158A (ja) |
-
1989
- 1989-11-13 JP JP1294608A patent/JPH03155158A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| JPH03155158A (ja) | デジタル回路 | |
| JP2746172B2 (ja) | 半導体集積回路装置 | |
| JPH04120484A (ja) | 集積回路装置 | |
| KR0157900B1 (ko) | 집적 회로내의 입출력 장치 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| JPH0318954Y2 (ja) | ||
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JPH0553542A (ja) | 半導体集積回路 | |
| JPH0287715A (ja) | 出力回路 | |
| JPS6415675A (en) | Circuit for testing integrated circuit | |
| JPS5760865A (en) | Integrated circuit device | |
| JPS60245141A (ja) | 半導体集積回路装置 | |
| JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
| JPH02151779A (ja) | テスト回路 | |
| JPH07128396A (ja) | 半導体集積回路 | |
| JPH0231896B2 (ja) | ||
| JPH02280069A (ja) | 出力バッファ回路 | |
| JPS6038828A (ja) | デジタル・アナログ混在型集積回路装置 | |
| JPH0329873A (ja) | モード設定回路 | |
| JPH05340992A (ja) | 集積回路装置 | |
| JPH02102485A (ja) | 指針型電子時計用駆動回路 | |
| JPH0254546A (ja) | 半導体集積回路 | |
| JPS6361972A (ja) | 半導体集積回路 | |
| JPH08330926A (ja) | データ出力切換回路 |