JPH03163634A - デバッグ用付加装置 - Google Patents
デバッグ用付加装置Info
- Publication number
- JPH03163634A JPH03163634A JP1303994A JP30399489A JPH03163634A JP H03163634 A JPH03163634 A JP H03163634A JP 1303994 A JP1303994 A JP 1303994A JP 30399489 A JP30399489 A JP 30399489A JP H03163634 A JPH03163634 A JP H03163634A
- Authority
- JP
- Japan
- Prior art keywords
- address
- response signal
- cpu
- section
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムのデバッグ時に用いる付加装置に関
する。
する。
従来、この種の付加装置がなかったので、（１）ターゲ
ットマシンが未完成の状態でプログラムのデバッグを行
う時や，（２）プログラム改修等に於いてターゲットマ
シンが利用出来ず小規模な別システムでデバッグする時
、ＣＰＵが未実装アドレスに対しアクセスすると応答が
返って来ない為にエラー処理に入ってしまうという問題
があった。
ットマシンが未完成の状態でプログラムのデバッグを行
う時や，（２）プログラム改修等に於いてターゲットマ
シンが利用出来ず小規模な別システムでデバッグする時
、ＣＰＵが未実装アドレスに対しアクセスすると応答が
返って来ない為にエラー処理に入ってしまうという問題
があった。
上記のような場合のプログラムデバッグでは、（１）タ
ーゲットマシンの完成を待ってデバッグをする，（２）
エラー発生時に処理がＩ１続出来る様にプログラムを手
直ししてデバッグを行う等の方法がとられていたが、い
ずれもデバッグ作業が非効率的になるという欠点があっ
た。
ーゲットマシンの完成を待ってデバッグをする，（２）
エラー発生時に処理がＩ１続出来る様にプログラムを手
直ししてデバッグを行う等の方法がとられていたが、い
ずれもデバッグ作業が非効率的になるという欠点があっ
た。
本発明のデバッグ用付加装置は、ＣＰＵから出力される
アドレスバス上のアクセス信号を常時入力するアドレス
入力部と、あらかじめ任意に設定したアドレス信号を保
持するアドレス設定部と、前記アドレス入力部のデータ
と前記アドレス設定部のデータとを比較するアドレス比
較部と、前記アドレス比較部が一致信号を送出したとき
前記ＣＰＵに疑似的に応答信号を出力する疑似応答信号
発生部とを有する． 〔実施例〕 次に本発明について図面を参照しながら説明する。
アドレスバス上のアクセス信号を常時入力するアドレス
入力部と、あらかじめ任意に設定したアドレス信号を保
持するアドレス設定部と、前記アドレス入力部のデータ
と前記アドレス設定部のデータとを比較するアドレス比
較部と、前記アドレス比較部が一致信号を送出したとき
前記ＣＰＵに疑似的に応答信号を出力する疑似応答信号
発生部とを有する． 〔実施例〕 次に本発明について図面を参照しながら説明する。
第１図は本発明の一実施例を示すブロッグ図である６同
図においてＣＰＵがアドレスバスをアクセスすると、ア
ドレス入力部１がアドレス信号をラッチする．あらかじ
めアドレス設定部２でシステムに必要なアドレスを任意
に設定しておくと、アドレス比較部３がアドレス入力部
１でラッチしたアドレスとアドレス設定部２で設定した
アドレスを比較して、両アドレスが一致していれば疑似
応答信号発生部４からＣＰＵに応答信号を出力する．応
答信号出力後はアドレス入力部１がラッチしたアドレス
はクリヤーされる． 〔発明の効果〕 以上説明したように、本発明によればＣＰＵシステムの
於いてシステムに必要なハードウェアが不足している時
や，必要とするシステムより小規模なシステムであって
も、デバッグ対象となるプログラムの手直しなしで当該
プログラムのデバッグが可能となる効果がある。
図においてＣＰＵがアドレスバスをアクセスすると、ア
ドレス入力部１がアドレス信号をラッチする．あらかじ
めアドレス設定部２でシステムに必要なアドレスを任意
に設定しておくと、アドレス比較部３がアドレス入力部
１でラッチしたアドレスとアドレス設定部２で設定した
アドレスを比較して、両アドレスが一致していれば疑似
応答信号発生部４からＣＰＵに応答信号を出力する．応
答信号出力後はアドレス入力部１がラッチしたアドレス
はクリヤーされる． 〔発明の効果〕 以上説明したように、本発明によればＣＰＵシステムの
於いてシステムに必要なハードウェアが不足している時
や，必要とするシステムより小規模なシステムであって
も、デバッグ対象となるプログラムの手直しなしで当該
プログラムのデバッグが可能となる効果がある。
第１図は本発明の一実施例を示すブロッグ図である．
１・・・アドレス入力部、２・・・アドレス設定部、３
・・・アドレス比較部、４・・・疑似応答信号発生部。
・・・アドレス比較部、４・・・疑似応答信号発生部。
Claims (1)
- ＣＰＵから出力されるアドレスバス上のアクセス信号を
常時入力するアドレス入力部と、あらかじめ任意に設定
したアドレス信号を保持するアドレス設定部と、前記ア
ドレス入力部のデータと前記アドレス設定部のデータと
を比較するアドレス比較部と、前記アドレス比較部が一
致信号を送出したとき前記ＣＰＵに疑似的に応答信号を
出力する疑似応答信号発生部とを有することを特徴とす
るデバッグ用付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1303994A JPH03163634A (ja) | 1989-11-21 | 1989-11-21 | デバッグ用付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1303994A JPH03163634A (ja) | 1989-11-21 | 1989-11-21 | デバッグ用付加装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163634A true JPH03163634A (ja) | 1991-07-15 |
Family
ID=17927771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1303994A Pending JPH03163634A (ja) | 1989-11-21 | 1989-11-21 | デバッグ用付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163634A (ja) |
-
1989
- 1989-11-21 JP JP1303994A patent/JPH03163634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03163634A (ja) | デバッグ用付加装置 | |
| JPS5952331A (ja) | 機器アドレス設定装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
| JP2555886B2 (ja) | メモリアクセス制御装置 | |
| JP2693598B2 (ja) | ディジタルシグナルプロセッサのプログラム実行制御装置 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPH0652013A (ja) | トレース回路 | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH023147B2 (ja) | ||
| JPS5818756A (ja) | 比較検査回路 | |
| JPS6231444A (ja) | 擬似障害発生方式 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH03189823A (ja) | 命令実行方式 | |
| JPS62251844A (ja) | 中央処理装置 | |
| JPH02140839A (ja) | プレークポイントの処理方式 | |
| JPH02139652A (ja) | マイクロ・コンピューター | |
| JPH0468447A (ja) | マイクロプロセッサの停止回路 | |
| JPS62274443A (ja) | アドレス変換方式 | |
| JPH04142626A (ja) | マイクロプロセッサの停止制御回路 |