JPH03178157A - マイクロ波モノリシック集積回路 - Google Patents
マイクロ波モノリシック集積回路Info
- Publication number
- JPH03178157A JPH03178157A JP31835589A JP31835589A JPH03178157A JP H03178157 A JPH03178157 A JP H03178157A JP 31835589 A JP31835589 A JP 31835589A JP 31835589 A JP31835589 A JP 31835589A JP H03178157 A JPH03178157 A JP H03178157A
- Authority
- JP
- Japan
- Prior art keywords
- self
- hole
- bias
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波モノリシック集積回路（以下、ＭＭ
Ｉ Ｃという。）に利用され、特に、ＭＭＩＣにおけ
る電界効果トランジスタ（以下、ＦＥＴという。）のセ
ルフバイアス構成を改善したＭＭＩＣに関する。
Ｉ Ｃという。）に利用され、特に、ＭＭＩＣにおけ
る電界効果トランジスタ（以下、ＦＥＴという。）のセ
ルフバイアス構成を改善したＭＭＩＣに関する。
本発明は、スルーホールを介して一端が裏面の接地電極
に接続されたセルフバイアス用コンデンサを備えたマイ
クロ波モノリシック集積回路において、 セルフバイアス用コンデンサをスルーホールの直上部分
に設けることにより、 安定にセルフバイアス高周波動作を行うようにしたもの
である。
に接続されたセルフバイアス用コンデンサを備えたマイ
クロ波モノリシック集積回路において、 セルフバイアス用コンデンサをスルーホールの直上部分
に設けることにより、 安定にセルフバイアス高周波動作を行うようにしたもの
である。
第２図（ａ）は従来のＭＭＩＣの一例の要部を示す平面
図、および第２図（ｂ）はそのＢ−Ｂ’断面図である。
図、および第２図（ｂ）はそのＢ−Ｂ’断面図である。
第２図（ａ）および（ｂ）において、１はＦＥＴ部、２
はゲート引出線、３はドレイン引出線、４はソース電極
、５はセルフバイアス用コンデンサの誘電体、６はその
下部電極、７はスルーホール、８は接地電極、および９
は半導体基板である。
はゲート引出線、３はドレイン引出線、４はソース電極
、５はセルフバイアス用コンデンサの誘電体、６はその
下部電極、７はスルーホール、８は接地電極、および９
は半導体基板である。
従来、この種のセルフバイアス用コンデンサ１：第２図
（ａ）および（５）に示すように、ソース接地用ｑスル
ーホール７とは異なった位置に製作されて０た。これは
一つには、スルーホール７の形成をセエットエッチング
で行っていたため、スルーホール７の専有面積が大きく
なり、ＦＥＴ部ｌのすく近くにはスルーホール７を開け
ることが困難で凌ること、第二にはＦＥＴを例えば１５
ＧＨｚという１周波でセルフバイアス動作させたことが
なく、ンースー接地間インダクタンスがＦＥＴ動作の間
Ｂとならなかったことがあげられる。
（ａ）および（５）に示すように、ソース接地用ｑスル
ーホール７とは異なった位置に製作されて０た。これは
一つには、スルーホール７の形成をセエットエッチング
で行っていたため、スルーホール７の専有面積が大きく
なり、ＦＥＴ部ｌのすく近くにはスルーホール７を開け
ることが困難で凌ること、第二にはＦＥＴを例えば１５
ＧＨｚという１周波でセルフバイアス動作させたことが
なく、ンースー接地間インダクタンスがＦＥＴ動作の間
Ｂとならなかったことがあげられる。
前述した従来のＭＭＩＣにおけるＦＥＴのセルフバイア
ス構戊は、ソース接地用のスルーホー）Ｌ７とは異なっ
た位置にセルフバイアス用コンデンサを形成しているた
め、セルフバイアス用コンデンサの専有面積が大となる
こと、およびセルフバイアス用コンデンサの電極引出部
である下部電極６が長くなるため、セルフバイアス用コ
ンデンサの電極と接地との間のインダクタンスが大とな
ることより、ＦＥＴのセルフバイアス高周波動作が不安
定となる欠点があった。
ス構戊は、ソース接地用のスルーホー）Ｌ７とは異なっ
た位置にセルフバイアス用コンデンサを形成しているた
め、セルフバイアス用コンデンサの専有面積が大となる
こと、およびセルフバイアス用コンデンサの電極引出部
である下部電極６が長くなるため、セルフバイアス用コ
ンデンサの電極と接地との間のインダクタンスが大とな
ることより、ＦＥＴのセルフバイアス高周波動作が不安
定となる欠点があった。
本発明の目的は、前記の欠点を除去することにより、セ
ルフバイアス用コンデンサの電極と接地との間のインダ
クタンスを小さくし、安定にＦＥＴのセルフバイアス高
周波動作を可能とするＭＭＩＣを提供することにある。
ルフバイアス用コンデンサの電極と接地との間のインダ
クタンスを小さくし、安定にＦＥＴのセルフバイアス高
周波動作を可能とするＭＭＩＣを提供することにある。
本発明は、スルーホールを介して一端が裏面の接地電極
に接続されたセルフバイアス用コンデンサを備えたマイ
クロ波モノリシック集積回路において、前記セルフバイ
アス用コンデンサヲ前記スルーホールの直上部分にその
下部電極を前記スルーホールの上部受電極として設けた
ことを特徴とする。
に接続されたセルフバイアス用コンデンサを備えたマイ
クロ波モノリシック集積回路において、前記セルフバイ
アス用コンデンサヲ前記スルーホールの直上部分にその
下部電極を前記スルーホールの上部受電極として設けた
ことを特徴とする。
セルフバイアス用コンデンサは、ソース接地用のスルー
ホールの直上部分に形成され、その下部電極がソース接
地用のスルーホールの上部受電極となる。
ホールの直上部分に形成され、その下部電極がソース接
地用のスルーホールの上部受電極となる。
従って、このセルフバイアス用コンデンサの接地側電極
が直接にスルーホールで接地されるためＦＥＴのソース
と接地間のインダクタンスを最小にすることができ、か
つセルフバイアスの専有面積を小さくすることができる
。
が直接にスルーホールで接地されるためＦＥＴのソース
と接地間のインダクタンスを最小にすることができ、か
つセルフバイアスの専有面積を小さくすることができる
。
これにより、安定にＦＥＴのセルフバイアス高周波動作
が可能となる。
が可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）およびわ）は本発明の一実施例の要部を示
す平面図およびそのＡ−Ａ’断面図である。
す平面図およびそのＡ−Ａ’断面図である。
本実施例は、半導体基板９と、この半導体基板９の上面
の所定領域に形成されたＦＥＴが形成されたＦＥＴ部１
と、半導体基板９の裏面に形成された接地電極８と、Ｆ
ＥＴのソース電極４に一端が接続されたセルフバイアス
用コンデンサの誘電体５と、このセルフバイアス用コン
デンサの下部電極６と接地電極８とを接続するためのス
ルーホール７とを備えたＭＭＩＣにおいて、 本発明の特徴とするところは、 前記セルフバイアス用コンデンサをスルーホール７の直
上部分にその下部電極６をスルーホール７の上部受電極
として設けたことにある。
の所定領域に形成されたＦＥＴが形成されたＦＥＴ部１
と、半導体基板９の裏面に形成された接地電極８と、Ｆ
ＥＴのソース電極４に一端が接続されたセルフバイアス
用コンデンサの誘電体５と、このセルフバイアス用コン
デンサの下部電極６と接地電極８とを接続するためのス
ルーホール７とを備えたＭＭＩＣにおいて、 本発明の特徴とするところは、 前記セルフバイアス用コンデンサをスルーホール７の直
上部分にその下部電極６をスルーホール７の上部受電極
として設けたことにある。
本実施例は、例えば半導体基板９としてＧａＡｓ半導体
基板を用い、ドライエツチング技術によりスルーホール
７を開孔し、さらにコンデンサ部分をエツチング除去し
、基板裏面およびスルーホール内部および上部に金メツ
キにより、接地電極８および下部電極６を形成する。そ
の後で、誘電体５として例えばシリコン酸化物をＣＶＤ
法により形成し、電極配線を行うことにより、容易に製
造できる。
基板を用い、ドライエツチング技術によりスルーホール
７を開孔し、さらにコンデンサ部分をエツチング除去し
、基板裏面およびスルーホール内部および上部に金メツ
キにより、接地電極８および下部電極６を形成する。そ
の後で、誘電体５として例えばシリコン酸化物をＣＶＤ
法により形成し、電極配線を行うことにより、容易に製
造できる。
本実施例によると、セルフバイアス用コンデンサの下部
電極６は、引き廻されることなく直接接地電極８に接続
され、そのインダクタンスは小さくなる。さらに、スル
ーホール７として単独に必要とした基板面積がなくなる
。
電極６は、引き廻されることなく直接接地電極８に接続
され、そのインダクタンスは小さくなる。さらに、スル
ーホール７として単独に必要とした基板面積がなくなる
。
以上説明したように、本発明は、セルフバイアス用コン
デンサをソース接地用のスルーホールの直上部分に形成
することにより、セルフバイアス用コンデンサの接地側
電極を直接にスルーホールで接地できるため、ソースと
接地間のインダクタンスが最小となり、例えば、１５Ｇ
Ｈｚ以上のＦＥＴのセルフバイアス高周波動作を安定化
する効果がある。かつ、セルフバイアスコンデンサに関
する専有面積も小さくできる効果がある。
デンサをソース接地用のスルーホールの直上部分に形成
することにより、セルフバイアス用コンデンサの接地側
電極を直接にスルーホールで接地できるため、ソースと
接地間のインダクタンスが最小となり、例えば、１５Ｇ
Ｈｚ以上のＦＥＴのセルフバイアス高周波動作を安定化
する効果がある。かつ、セルフバイアスコンデンサに関
する専有面積も小さくできる効果がある。
第１図（ａ）および６）は本発明の一実施例の要部を示
す平面図およびそのＡ−Ａ’断面図。 第２図（ａ）およびら）は従来例の要部を示す平面図お
よびそのＢ−Ｂ’断面図。 １・・・ＦＥＴ部、２・・・ゲート引出線、３・・・ド
レイン引出線、４・・・ソース電極、５・・・誘電体、
６・・・下部電極、７・・・スルーホール、８・・・接
地電極、９・・・半導体基板。
す平面図およびそのＡ−Ａ’断面図。 第２図（ａ）およびら）は従来例の要部を示す平面図お
よびそのＢ−Ｂ’断面図。 １・・・ＦＥＴ部、２・・・ゲート引出線、３・・・ド
レイン引出線、４・・・ソース電極、５・・・誘電体、
６・・・下部電極、７・・・スルーホール、８・・・接
地電極、９・・・半導体基板。
Claims (1)
- 【特許請求の範囲】 １、スルーホールを介して一端が裏面の接地電極に接続
されたセルフバイアス用コンデンサを備えたマイクロ波
モノリシック集積回路において、前記セルフバイアス用
コンデンサを前記スルーホールの直上部分にその下部電
極を前記スルーホールの上部受電極として設けた ことを特徴とするマイクロ波モノリシック集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31835589A JPH03178157A (ja) | 1989-12-06 | 1989-12-06 | マイクロ波モノリシック集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31835589A JPH03178157A (ja) | 1989-12-06 | 1989-12-06 | マイクロ波モノリシック集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178157A true JPH03178157A (ja) | 1991-08-02 |
Family
ID=18098231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31835589A Pending JPH03178157A (ja) | 1989-12-06 | 1989-12-06 | マイクロ波モノリシック集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
-
1989
- 1989-12-06 JP JP31835589A patent/JPH03178157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992764A (en) | High-power FET circuit | |
| JPS594175A (ja) | 電界効果半導体装置 | |
| KR100300235B1 (ko) | 반도체의입출력접속구조 | |
| US5493263A (en) | Microstrip which is able to supply DC bias current | |
| JPH03178157A (ja) | マイクロ波モノリシック集積回路 | |
| JPH06338712A (ja) | 高周波集積回路 | |
| JP4663049B2 (ja) | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPH0443416B2 (ja) | ||
| JPH08148570A (ja) | 半導体装置 | |
| JPS62294303A (ja) | 半導体装置およびその製造方法 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JP2564916B2 (ja) | 半導体装置とその製造方法 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0527262B2 (ja) | ||
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| JPH047845A (ja) | 半導体装置の製造方法 | |
| JPH03286611A (ja) | 高周波増幅器 | |
| JPH0416437Y2 (ja) | ||
| JP2520584B2 (ja) | 半導体装置 | |
| JPH10200312A (ja) | マイクロ波集積回路 | |
| KR0132486B1 (ko) | 엠엠아이씨용 귀환증폭기의 제조방법 | |
| JPH01165149A (ja) | 半導体装置 |