JPH0317826U - - Google Patents
Info
- Publication number
- JPH0317826U JPH0317826U JP1989078017U JP7801789U JPH0317826U JP H0317826 U JPH0317826 U JP H0317826U JP 1989078017 U JP1989078017 U JP 1989078017U JP 7801789 U JP7801789 U JP 7801789U JP H0317826 U JPH0317826 U JP H0317826U
- Authority
- JP
- Japan
- Prior art keywords
- touch panel
- microcomputer
- address
- lines
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Position Input By Displaying (AREA)
Description
第１図はこの考案の一実施例を示すタツチパネ
ルのキーアドレス検出回路のブロツク図、第２図
はこの実施例の作用説明に供する第１図の一部を
示すブロツク回路図である。 １…タツチパネル、２…バスバツフア、３…バ
イナリカウンタ、４…デコーダ、５…キーデイテ
クタ、６…双方向バストランシーバ、７…マイク
ロコンピユータ（ＣＰＵ）、８，９…プルアツプ
抵抗群、１０…キースイツチ、１１，１２，１３
…データバス、Ｖｃｃ１，Ｖｃｃ２…プルアツプ
用電源。
ルのキーアドレス検出回路のブロツク図、第２図
はこの実施例の作用説明に供する第１図の一部を
示すブロツク回路図である。 １…タツチパネル、２…バスバツフア、３…バ
イナリカウンタ、４…デコーダ、５…キーデイテ
クタ、６…双方向バストランシーバ、７…マイク
ロコンピユータ（ＣＰＵ）、８，９…プルアツプ
抵抗群、１０…キースイツチ、１１，１２，１３
…データバス、Ｖｃｃ１，Ｖｃｃ２…プルアツプ
用電源。
Claims (1)
- 【実用新案登録請求の範囲】 １ デイジタル式タツチパネルの抵抗膜によるキ
ーマトリツクスをＸ方向とＹ方向とに分類して、
Ｘ方向の全てのラインをそれぞれプルアツプ抵抗
を介して電源によりハイレベルに保ち、マイクロ
コンピユータがアドレスの送出によつて前記タツ
チパネルのＹ方向の１ラインを順次選択的にロー
レベルにして、そのアドレス送出毎に前記Ｘ方向
の全ラインのデータを読み込んでローレベルのラ
インを判別するようにしたタツチパネルのキーア
ドレス検出回路において、 前記タツチパネルのＸ方向の全ラインの出力バ
スと前記マイクロコンピユータの入力バスとの間
に双方向バストランシーバを介挿すると共に、 この双方向バストランシーバとマイクロコンピ
ユータ間で該マイクロコンピユータの全ての入力
ラインをそれぞれプルアツプ抵抗を介して電源に
よりハイレベルに保ち、 前記マイクロコンピユータが送出するアドレス
を変更した時、前記データを読み込む前に前記双
方向バストランシーバのデータ伝送方向を短時間
だけ前記マイクロコンピユータ側からタツチパネ
ル側へ向かう方向に切り換えるようにしたことを
特徴とするタツチパネルのキーアドレス検出回路
。 ２ 請求項１記載のタツチパネルのキーアドレス
検出回路において、 マイクロコンピユータがタツチパネルのＸ方向
のラインのいずれかがローレベルであることを判
別した直後に送出するアドレスを変更した時にの
み、前記データを読み込む前に前記双方向バスト
ランシーバのデータ伝送方向を短時間だけ前記マ
イクロコンピユータ側からタツチパネル側へ向か
う方向に切り換えるようにしたことを特徴とする
タツチパネルのキーアドレス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078017U JPH0737145Y2 (ja) | 1989-06-30 | 1989-06-30 | タツチパネルのキーアドレス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078017U JPH0737145Y2 (ja) | 1989-06-30 | 1989-06-30 | タツチパネルのキーアドレス検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0317826U true JPH0317826U (ja) | 1991-02-21 |
| JPH0737145Y2 JPH0737145Y2 (ja) | 1995-08-23 |
Family
ID=31620924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989078017U Expired - Lifetime JPH0737145Y2 (ja) | 1989-06-30 | 1989-06-30 | タツチパネルのキーアドレス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737145Y2 (ja) |
-
1989
- 1989-06-30 JP JP1989078017U patent/JPH0737145Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0737145Y2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09230970A5 (ja) | ||
| US6857040B2 (en) | Bi-directional bus bridge in which multiple devices can assert bus concurrently | |
| JPH0317826U (ja) | ||
| JP3762005B2 (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| JPH02121797U (ja) | ||
| JPH0454510Y2 (ja) | ||
| JPS6315953Y2 (ja) | ||
| JP3259125B2 (ja) | ハイ・インピーダンス制御回路 | |
| JPS6111790Y2 (ja) | ||
| KR950025516A (ko) | 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법 | |
| JPH045742A (ja) | セントロ接続装置 | |
| JPH04190444A (ja) | バスインターフェイス装置 | |
| JPH0424136U (ja) | ||
| JPS6043699B2 (ja) | デ−タ送受信装置 | |
| JP2000339063A (ja) | 通信装置 | |
| JPS62175336U (ja) | ||
| JPS6146638U (ja) | 入出力制御装置 | |
| JPH03116438U (ja) | ||
| JPS59147366U (ja) | フアクシミリ装置 | |
| JPS59138928U (ja) | プロセス出力回路 | |
| JPH04348449A (ja) | 優先順位調停装置 | |
| JPS5937633U (ja) | キ−ボ−ド付プリンタ | |
| JPH01125637U (ja) | ||
| JPS6324755U (ja) | ||
| JPH01102944U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |