JPH03181090A - ダイナミックｒａｍのリフレッシュ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ダイナミックＲＡＭのリフレッシュ方法に係り、詳しく
はマイクロコンピュータに備えたダイナミックＲＡＭの
リフレッシュ方法に関し、スタティックＲＡＭのように
中央処理装置はアクセスでき、しかも、リフレッシュの
ための回路数を減らすことができるダイナミックＲＡＭ
のリフレッシュ方法を提供することを目的とし、ダイナ
ミックＲＡＭのリフレッシュ方法であって、中央処理装
置が、フリーランニングタイマが定期的に発生するオー
バーフロー信号を割り込み信号として入力し、この割り
込み信号に基づく割り込みルーチンによってダイナミッ
クＲＡＭのリフレッシュを行うようにしたものである。

［産業上の利用分野］ 本発明はダイナミックＲＡＭのリフレッシュ方法に係り
、詳しくはダイナミックＲＡＭを備えたマイクロコンピ
ュータのリフレッシュ方法に関するものである。

ダイナミックＲＡＭはスタティックＲＡＭより高集積化
が可能なことから、マイクロコンピュータに内蔵するＲ
ＡＭも高集積化を図る上でダイナミックＲＡＭがスタテ
ィックＲＡＭに代わって採用されるようになってきてい
る。ダイナミックＲＡＭを採用するに際してはスタティ
ックＲＡＭにはないリフレッシュかあり、そのために定
期的なリフレッシュ処理動作か必要となる。

［従来の技術］ 近年、スタティックＲＡＭ（以下、ＳＲＡＭという）よ
りダイナミックＲＡＭ（以下、ＤＲＡ〜１という）ＣＩ
）はうか畠集積化の点で優れているということから、マ
イクロコンピュータにはＤ　ＲＡ　Ｍが採用されて来て
いる。そして、第２図に示すように中央処理装置（以下
、ＣＰＵという）ｌはアドレス、データの各バス２，３
及びアービター回路４を介してＤＲＡＭ５とデータのや
りとりを行っている。アービター回路４はリフレッシュ
カウンタ６から定期的に出力されるリフレッシュ信号に
基づいてＤＲＡＭ５をリフレッシュさせている。

又、アービター回路４はそのリフレッシュ期間中におい
てはＣＰＵＩのアクセスを禁止、即ちＣＰＵ１に対して
アクセス許可信号を出力しないようにしている。

［発明か解決しようとする課題］ 従って、ＤＲＡＭ５はＣＰＵＩがＤＲＡＭ５に対してリ
フレッシュ期間中はアクセスすることができないという
点でＳＲＡＭに劣ることになる。

又、ＤＲＡＭ５はリフレッシュのためのアービター回路
４．リフレッシュカウンタ６等のＤＲＡＭコントローラ
を設ける必要かあり、回路数か多くなる問題があった。

本発明は上記問題点を解決するためになされたものであ
って、その目的はスタティックＲＡＭのように中央処理
装置はアクセスでき、しかも、リフレッシュのための回
路数を減らすことができるダイナミックＲＡＭのリフレ
ッシュ方ｌ去を提供することにある。

［課題を解決するための手段］ 本発明は上記目的を達成するために、マイクロコンピュ
ータに備えたフリーランニングタイマが定期的に発生す
るオーバーフロー信号を割り込み信号として中央処理装
置に出力させる。

中央処理装置はこの割り込み信号に基づく割り込み処理
にてダイナミックＲＡＭのリフレッシュを行う。

［作用］ ダイナミックＲＡＭのリフレッシュはフリーランニング
タイマＱつオーバーフロー毎に中央処理装置の割り込み
ルーチンに従って行われる。

従って、リフレッシュのためのダイナミックＲＡＭコン
トローラは不要となる。しかも、中央処理装置はダイナ
ミックＲＡＭをスタティックＲＡＭのようにアクセスで
きることになる。

［実施例〕 以下、本発明を具体化した一実施例を図面に従って説明
する。

第１図は本発明を実施するためのマイクロコンピュータ
のシステム図である。

第１図において、中央処理装置（以下、ＣＰＵという）
１１はアドレスバス１２、データバス１３の各バスを介
してダイナミックＲＡＭ　（以下、ＤＲＡＭという）１
４と接続されている。フリーランニングタイマ１５は発
振回路１６からのカウントクロック信号をカウントし、
予め定めた値にまで到達した時、即ちオーバーフローし
た時にリセットし再び最初からカウントを行うとともに
、その動作を繰り返すようになっている。そして、フリ
ーランニングタイマ１５はその時々のカウント値を前記
ＣＰＵＩＩに出力するとともに、オーバーフローした時
に割り込み制御回路１７に対してオーバーフロー割り込
み信号を出力する。従って、フリーランニングタイマ１
５はオーバーフローする毎（一定期間毎）に割り込み制
御回路１７にオーバーフロー割り込み信号を出力するこ
とになる。

割り込み制御回路１７はオーバーフロー割り込み信号に
基づいてＣＰＵＩＩにフリーランニングタイマ１５によ
る割り込みを知らせるとともに、ＤＲＡＭＩ・ｌにデー
タ出力を禁止させるためのリフレッシュ信号を出力する
。又、割り込み制御回路１７は他のいくつかの割り込み
信号を入力するようになっていて、一つの割り込み信号
が入っているとき、その割り込みによるＣＰＵＩＩの割
り込みルーチンが終了するまでは他の割り込み信号をマ
スクするようになっている。

次に、上記のように構成されたマイクロコンピュータの
ＤＲＡＭｌ４をリフレッシュさせるための作用を説明す
る。

今、ＣＰＵＩＩがメインルーチンに従って動作している
状態において、フリーランニングタイマ１５かオーバー
フローすると、同タイマ１５から割り込み制御回路１７
にオーバーフロー割り込み信号を出力する。割り込み制
御回路１７はＣＰＵ１１にフリーランニングタイマ１５
が定期的に発生するオーバーフローに基づく割り込み信
号を出力する。ＣＰＵＩＩはこの割り込み信号に基づ・
いて今まで行っていたメインルーチンからＤＲＡＭｌ４
をリフレッシュするための割り込みルーチンに入る。Ｃ
ＰＵ１１はこの割り込みルーチンで予め用意されたリフ
レッシュするためのプログラムに基づいてアドレス及び
データバス１２．１３を介してＤＲＡＭｌ４をリフレッ
シュするための処理動作を行う。このリフレッシュ中は
メインルーチンは一時的に休止（ＨＡＬＴ）されている
ので、ＤＲＡＭｌ４はアクセスされることはない。

そして、リフレッシュの処理か終了すると、ＣＰｕ１ｌ
は再ひメインルーチンに戻りユーザープロゲラｌ、を再
実行する。以後、フリーランニングタイマＩ５がオーバ
ーフローする毎に、即ち定期的にＤＲＡＭｌ４はＣＰＵ
ＩＩにてリフレッシュされる。尚、フリーランニングタ
イマは、時刻表示をするときのクロックカウントや、パ
ワーオンリセットの解除、ウォッチドッグタイマ等に使
用されているので、これを兼用することが可能である。

このように本実施例においては、フリーランニングタイ
マ１５が定期的に発生するオーバーフロー割り込み信号
に基づいてＣＰＵＩＩは割り込み処理を行い、その割り
込み処理でＤＲＡＭｌ　４をリフレッシュさせるように
したので、従来のようにリフレッシュのためのリフレッ
シュカウンタ及びアービター回路を不要にすることがで
き、その分だけマイクロコンピュータのシステム構成を
簡略することかでき、リフレッシュについて考慮する必
要がなくなる。

［発明の効果ｊ 以上詳述したように、本発明によればスタティックＲＡ
Ｍのように中央処理装置はアクセスでき、しかも、リフ
レッシュのための回路数を減らすことかできる効果があ
る。

【図面の簡単な説明】

第１図は本発明を実施するためのマイクロコンピュータ
を示すシステム図、 第２図は従来のマイクロコンピュータを示すシステム図
である。 図において、 ｔｉはＣＰＵ。 １４はダイナミックＲＡＭ、 １５はフリーランニングタイマである。

Claims (1)

1. 【特許請求の範囲】 ダイナミックＲＡＭのリフレッシュ方法であって、 中央処理装置が、フリーランニングタイマが定期的に発
   生するオーバーフロー信号を割り込み信号として入力し
   、この割り込み信号に基づく割り込みルーチンによって
   ダイナミックＲＡＭのリフレッシュを行うようにしたこ
   とを特徴とするダイナミックＲＡＭのリフレッシュ方法
   。