JPH03182105A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH03182105A JPH03182105A JP1321129A JP32112989A JPH03182105A JP H03182105 A JPH03182105 A JP H03182105A JP 1321129 A JP1321129 A JP 1321129A JP 32112989 A JP32112989 A JP 32112989A JP H03182105 A JPH03182105 A JP H03182105A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- dgfet
- gate
- effect transistor
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は平衡変調回路を小型に構成するマイクロ波集積
回路に関するものである。
回路に関するものである。
平衡変調回路は、回路の利得を位相の反転を伴って、連
続的に可変できる回路であり、位相変調回路や移相器に
用いられる。第５図は従来のマイクロ波集積回路におけ
る平衡変調回路の構成例である。ＩＯはラットレース回
路の様な逆相の分配回路、２０，３０は可変増幅器、４
０はウィルキンソン回路の様な同相の合成回路である。
続的に可変できる回路であり、位相変調回路や移相器に
用いられる。第５図は従来のマイクロ波集積回路におけ
る平衡変調回路の構成例である。ＩＯはラットレース回
路の様な逆相の分配回路、２０，３０は可変増幅器、４
０はウィルキンソン回路の様な同相の合成回路である。
ここで、可変増幅器とは、同位相のまま利得を連続的に
可変できる回路である。端子１１に入力した信号は、逆
相分配回路１０により端子１２．１３にそれぞれ逆相で
分配され、可変増幅器２０．３０にそれぞれ入力される
。可変増幅器２０．３０でレベルを変えられた信号は、
同相合成回路４０で合成され、端子１６から出力される
。ここで、可変増幅器２０の出力端子１４において出力
レベルは変化するが位相の反転はしない。また、可変増
幅器３０の出力端子１５においても出力レベルは変化す
るが位相の反転はしない。しかしながら、端子１４．１
５における信号は互いに逆位相であるため、端子４１か
ら出力される信号は位相反転を伴って連続的にレベルを
変化することかできる。
可変できる回路である。端子１１に入力した信号は、逆
相分配回路１０により端子１２．１３にそれぞれ逆相で
分配され、可変増幅器２０．３０にそれぞれ入力される
。可変増幅器２０．３０でレベルを変えられた信号は、
同相合成回路４０で合成され、端子１６から出力される
。ここで、可変増幅器２０の出力端子１４において出力
レベルは変化するが位相の反転はしない。また、可変増
幅器３０の出力端子１５においても出力レベルは変化す
るが位相の反転はしない。しかしながら、端子１４．１
５における信号は互いに逆位相であるため、端子４１か
ら出力される信号は位相反転を伴って連続的にレベルを
変化することかできる。
しかしながら、マイクロ波ＩＣやモノリシックマイクロ
波ＩＣに上記従来の平衡変調回路を適用した場合、逆相
分配回路や同相合成回路において、最低１／４波長の長
さの線路が必要なことから、回路の小型化ができないと
いう欠点があった。さらに、１／４波長の長さの線路を
用いるため、動作幣域が狭いという欠点があった。
波ＩＣに上記従来の平衡変調回路を適用した場合、逆相
分配回路や同相合成回路において、最低１／４波長の長
さの線路が必要なことから、回路の小型化ができないと
いう欠点があった。さらに、１／４波長の長さの線路を
用いるため、動作幣域が狭いという欠点があった。
本発明はこれらの欠点を解決したマイクロ波平衡変調回
路に適用可能であり小型化可能なマイクロ波集積回路を
提供することにある。
路に適用可能であり小型化可能なマイクロ波集積回路を
提供することにある。
〔問題点を解決するための手段とその作用〕本発明は、
第１の双ゲート電界効果トランジスタ（以下ＤＧＦＥＴ
と称す）の第１ゲート電極と第２のＤＧＦＥＴ０′）第
１ゲート電極と、互いに接続された上記第１．第２のＤ
ＧＦＥＴのソース電極の３導体からなるスロットライン
の直列Ｔ分岐によって逆相の分配回路を構成し、上記第
１．第２のＩ） ＣＦ Ｅ Ｔのドレイン電極を互いに
接続することにより同相の合成回路を構成し、上記２つ
の第１ゲートｍ極を入力端子、上記ドレイン・ソース電
極を出力端子とし、上記２つのＤＧＦＥＴの第２ゲート
の電圧が制御できることを特徴とする。
第１の双ゲート電界効果トランジスタ（以下ＤＧＦＥＴ
と称す）の第１ゲート電極と第２のＤＧＦＥＴ０′）第
１ゲート電極と、互いに接続された上記第１．第２のＤ
ＧＦＥＴのソース電極の３導体からなるスロットライン
の直列Ｔ分岐によって逆相の分配回路を構成し、上記第
１．第２のＩ） ＣＦ Ｅ Ｔのドレイン電極を互いに
接続することにより同相の合成回路を構成し、上記２つ
の第１ゲートｍ極を入力端子、上記ドレイン・ソース電
極を出力端子とし、上記２つのＤＧＦＥＴの第２ゲート
の電圧が制御できることを特徴とする。
第１ゲート間に入力した信号はスロットラインの直列Ｔ
分岐によって逆相で分配され、それぞれＤＧＦＥＴに入
力し、第２ゲートの電圧によって、レベルを変化された
後、同相で合成され、利得を位相反転をともなって連続
的に可変できる。本発明によ５いては、従来技術の様な
１／４波長の長さをもつ線路を必要としない。そのため
、小型で広帯域な平衡変調回路が実現できる。
分岐によって逆相で分配され、それぞれＤＧＦＥＴに入
力し、第２ゲートの電圧によって、レベルを変化された
後、同相で合成され、利得を位相反転をともなって連続
的に可変できる。本発明によ５いては、従来技術の様な
１／４波長の長さをもつ線路を必要としない。そのため
、小型で広帯域な平衡変調回路が実現できる。
第１図に本発明の平衡変調回路の実施例を示す。
６０．６１はそれぞれソース電極５０を共通とするＤＧ
ＦＥＴ、５１，５４はそれぞれＤＧＦＥＴ６０．６１の
第１ゲート電極、５２．５５はそれぞれＤＣ；ＦＥＴ６
０．６１の第２ゲート電極、５３．５６はそれぞれＤＧ
ＦＥＴ６０，６１のドレイン電極、５７．５８はそれぞ
れコプレナ線路の外導体、５９はコプレナ線路の内導体
、７０は共通のソース電極５０とコプレナ線路の外導体
５７．５８を接続するエアブリッジ、７１，７２は入力
スロット線路をＮ１１１ｆｆｌする２導体、７３．７４
は電圧を印加するためのパッドであり、それぞれＤＧＦ
ＥＴ６０．６１の第２ゲート５２．５５と接続されてい
る。７１と７２はスロットラインを構成する導体で各Ｄ
ＧＦＥＴの第１ゲート５１，５４に接続される。７３と
７４はバイアス電圧供給用のパッドであり、それぞれ第
２ゲート５２．５５に接続される。
ＦＥＴ、５１，５４はそれぞれＤＧＦＥＴ６０．６１の
第１ゲート電極、５２．５５はそれぞれＤＣ；ＦＥＴ６
０．６１の第２ゲート電極、５３．５６はそれぞれＤＧ
ＦＥＴ６０，６１のドレイン電極、５７．５８はそれぞ
れコプレナ線路の外導体、５９はコプレナ線路の内導体
、７０は共通のソース電極５０とコプレナ線路の外導体
５７．５８を接続するエアブリッジ、７１，７２は入力
スロット線路をＮ１１１ｆｆｌする２導体、７３．７４
は電圧を印加するためのパッドであり、それぞれＤＧＦ
ＥＴ６０．６１の第２ゲート５２．５５と接続されてい
る。７１と７２はスロットラインを構成する導体で各Ｄ
ＧＦＥＴの第１ゲート５１，５４に接続される。７３と
７４はバイアス電圧供給用のパッドであり、それぞれ第
２ゲート５２．５５に接続される。
各ＤＧＰＥＴＢｎと６１とは公知のＭ！Ｓトランジスタ
の製造方法と同様に所定の半導体基板ｌＯＱに構成され
る。即ち、該半導体基板１００に形１べされた共通のソ
ース領域５０°の両側にそれぞれ所定幅、所定長のチャ
ンネル領域８０．８１を隔てて該ソース領域と平行なド
レイン領域５３．５６°が形成される。チャンネル領域
８０．８１における、半導体基板の表面に所定幅で所定
長さの各ゲート１極５１．５２．５４．５５がそれぞれ
平行に所定寸法を隔てて形成される。
の製造方法と同様に所定の半導体基板ｌＯＱに構成され
る。即ち、該半導体基板１００に形１べされた共通のソ
ース領域５０°の両側にそれぞれ所定幅、所定長のチャ
ンネル領域８０．８１を隔てて該ソース領域と平行なド
レイン領域５３．５６°が形成される。チャンネル領域
８０．８１における、半導体基板の表面に所定幅で所定
長さの各ゲート１極５１．５２．５４．５５がそれぞれ
平行に所定寸法を隔てて形成される。
さらにソース電極５０、ドレイン電極５３．５６も各ソ
ース領域５０°、ドレイン領域５３′、５６°に対応し
て半導体基板ｌＯＯ上に形成される。
ース領域５０°、ドレイン領域５３′、５６°に対応し
て半導体基板ｌＯＯ上に形成される。
さらに外導体５７．５８．内導体５９も半導体基板１０
０上に形成され、外導体５７．５８はエアブリッジ７０
により電気的に橋絡される。
０上に形成され、外導体５７．５８はエアブリッジ７０
により電気的に橋絡される。
入力スロット線路７１，７２間に入力された信号は７１
，７２．５０の３個の導体パターンから形成されるスロ
ット線路の直列Ｔ分岐によって、ＤＧＦＥＴ６０の第１
ゲート５１・ソース５０間とＤＧＦＥＴ６１の第１ゲー
ト５４・ソース５０間には互いに同レベル逆位相の信号
か印加される。
，７２．５０の３個の導体パターンから形成されるスロ
ット線路の直列Ｔ分岐によって、ＤＧＦＥＴ６０の第１
ゲート５１・ソース５０間とＤＧＦＥＴ６１の第１ゲー
ト５４・ソース５０間には互いに同レベル逆位相の信号
か印加される。
ＤＧＦＥＴ６０の出力レベルとＤＧｌ’ＥＴ６１の出力
レベルはそれぞれの第２ゲート５２．５５に印加される
電圧によって独立に変化できる。この時その出力は常に
逆位相となっている。ＤＧＦＥＴ６０のドレイン電極５
３とＤＧＦＥＴ６１のドレイン電極５６は両者５３と５
６に接続された導体パターン８１，８２を介して互いに
接続され、さらにコプレナ線路の内導体５９に接続され
る。
レベルはそれぞれの第２ゲート５２．５５に印加される
電圧によって独立に変化できる。この時その出力は常に
逆位相となっている。ＤＧＦＥＴ６０のドレイン電極５
３とＤＧＦＥＴ６１のドレイン電極５６は両者５３と５
６に接続された導体パターン８１，８２を介して互いに
接続され、さらにコプレナ線路の内導体５９に接続され
る。
コプレナ線路の外導体５７．５８はエアブリツノ７０を
介して共通のソース電極５０と同電位となっている。こ
のため、５７．５８．５９によって形成されるコプレナ
線路の出力はドレイン５３・ソース５０間の信号とドレ
イン５６・ソース５０間の信号の差となる。よって、例
えばＤＧＦＥＴ６０が利得最大かっＤＧＦＥＴ６１が利
得ゼロの場合の出力をＰとすれば、ＤＧＦ’ＥＴ６０の
利得がゼロかつＤＧＦＥＴ６１の利得最大の場合の出力
は強度が同じで逆位相の−Ｐとなる。さらに、各ＤＧＦ
ＥＴ６０．６１は第２ゲートの電圧を変化させた場合に
、利得のみが変化し、入出力のインピーダンスはほとん
ど変化しないという特徴を有するため、２つのＤＧＦＥ
Ｔの利得は独立にしかも連続的に変化させることができ
る。よって、本回路摺成により、ｆす得を位相反転を伴
って、連続的に変化できる平衡変調回路が実現できる。
介して共通のソース電極５０と同電位となっている。こ
のため、５７．５８．５９によって形成されるコプレナ
線路の出力はドレイン５３・ソース５０間の信号とドレ
イン５６・ソース５０間の信号の差となる。よって、例
えばＤＧＦＥＴ６０が利得最大かっＤＧＦＥＴ６１が利
得ゼロの場合の出力をＰとすれば、ＤＧＦ’ＥＴ６０の
利得がゼロかつＤＧＦＥＴ６１の利得最大の場合の出力
は強度が同じで逆位相の−Ｐとなる。さらに、各ＤＧＦ
ＥＴ６０．６１は第２ゲートの電圧を変化させた場合に
、利得のみが変化し、入出力のインピーダンスはほとん
ど変化しないという特徴を有するため、２つのＤＧＦＥ
Ｔの利得は独立にしかも連続的に変化させることができ
る。よって、本回路摺成により、ｆす得を位相反転を伴
って、連続的に変化できる平衡変調回路が実現できる。
第３図に実際に試作した回路の周波数特性測定結果を示
す。横軸が周波数、縦軸が利得であり、第２ゲートに加
えたバイアス電圧をパラメータとしである。非常に広帯
域に動作することがわかる。
す。横軸が周波数、縦軸が利得であり、第２ゲートに加
えたバイアス電圧をパラメータとしである。非常に広帯
域に動作することがわかる。
第４図のスミスチャート上に周波数１０ＧＨｚにわける
反Ｑ＝を係数（Ｓ 、、、Ｓ 、、）及び、伝送係数Ｓ
。
反Ｑ＝を係数（Ｓ 、、、Ｓ 、、）及び、伝送係数Ｓ
。
のバイアス電圧による変化を示す。Ｓ、かほぼ直線的に
位相反転をともなって連続的に変化し、しかも入出力の
反射係数Ｓ 、、、Ｓ□すむわちインピーダンスはほぼ
一定である事がわかる。
位相反転をともなって連続的に変化し、しかも入出力の
反射係数Ｓ 、、、Ｓ□すむわちインピーダンスはほぼ
一定である事がわかる。
」二連のように本発明によれば、２個のデュアルゲート
Ｆ Ｅ Ｔにおいて、スロットラインの直列Ｔ分岐を第
１ゲート・共通のソース・第１ゲートの３電株の構造に
一体化し、ドレイン・ソース間の２出力は各々コプレナ
線路の内導体と外導体に一体化すること１三よって、非
常に小型の平衡変調用ＦＥＴを実現できる。
Ｆ Ｅ Ｔにおいて、スロットラインの直列Ｔ分岐を第
１ゲート・共通のソース・第１ゲートの３電株の構造に
一体化し、ドレイン・ソース間の２出力は各々コプレナ
線路の内導体と外導体に一体化すること１三よって、非
常に小型の平衡変調用ＦＥＴを実現できる。
平衡変調用ＦＥＴにおいては、０．５ｏｕｎ角程度のサ
イズで、利得をあるレベルＧから、位相反転を伴って−
Ｇまで連続的に変えることができ、その間入出力インピ
ーダンスは一定、かつ利得の周波数特性はＫｕバンドま
で平坦という特徴を有する。本ＦＥＴと同相合成用ＦＥ
Ｔ等を組み合わせることによって、非常に小さい無限移
相器の実現が期待できる。
イズで、利得をあるレベルＧから、位相反転を伴って−
Ｇまで連続的に変えることができ、その間入出力インピ
ーダンスは一定、かつ利得の周波数特性はＫｕバンドま
で平坦という特徴を有する。本ＦＥＴと同相合成用ＦＥ
Ｔ等を組み合わせることによって、非常に小さい無限移
相器の実現が期待できる。
基本的な合成／分配用ＦＥＴの拡張による高機能なＦＥ
Ｔは、モジュール化設計ｊこ寄与するものである。
Ｔは、モジュール化設計ｊこ寄与するものである。
以上説明したように、本発明によれば、非常に小型で広
帯域な平衡変調回路が実現でき、モノリシックマイクロ
波集積回路への応用に有効である。
帯域な平衡変調回路が実現でき、モノリシックマイクロ
波集積回路への応用に有効である。
第１図は本発明の実施例を示す平面図、第２図は第１図
の断面図、第３図は、実施例における利得の周波数特性
を示すグラフ、第４図は、実施例におけるＳパラメータ
の電圧依存性を示すグラフ、第５図は従来の平衡変調回
路の構成例を示すブロック図である。 ５０：ソース電極、 ５１．５４；第１ゲート電極、 ５２．５５：第２ゲート電極、 ５３．５６；ドレイン電極、 ５７．５８：コプレナ線路の外導体、 ５９：コプレナ線路の内導体、 ６０．６１：双ゲート電界効果トランジスタ、７０；エ
アブリッジへ ７１．７２ニスロツトラインを構成する２導体、７３．
７４：バイアスパッド。
の断面図、第３図は、実施例における利得の周波数特性
を示すグラフ、第４図は、実施例におけるＳパラメータ
の電圧依存性を示すグラフ、第５図は従来の平衡変調回
路の構成例を示すブロック図である。 ５０：ソース電極、 ５１．５４；第１ゲート電極、 ５２．５５：第２ゲート電極、 ５３．５６；ドレイン電極、 ５７．５８：コプレナ線路の外導体、 ５９：コプレナ線路の内導体、 ６０．６１：双ゲート電界効果トランジスタ、７０；エ
アブリッジへ ７１．７２ニスロツトラインを構成する２導体、７３．
７４：バイアスパッド。
Claims (1)
- （１）第１の双ゲート電界効果トランジスタと、ソース
電極とドレイン電極がそれぞれ上記第１の双ゲート電界
効果トランジスタのソース電極とドレイン電極に接続さ
れた第２の双ゲート電界効果トランジスタとにおいて、
互いに接続された上記ドレイン電極と、互いに接続され
た上記ソース電極とで出力端子を構成し、上記第１の双
ゲート電界効果トランジスタの第１ゲート電極に接続さ
れた導体と、上記第２の双ゲート電界効果トランジスタ
の第１ゲート電極に接続された導体とで入力端子を構成
し、第１ゲート電極に接続された上記２導体と上記双ゲ
ート電界効果トランジスタの共通のソース電極とによっ
てスロットラインの直列Ｔ分岐を構成し、上記第１の双
ゲート電界効果トランジスタの第２ゲートと第２の双ゲ
ート電界効果トランジスタの第２ゲート電極の電圧が制
御できることを特徴とするマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321129A JPH069324B2 (ja) | 1989-12-11 | 1989-12-11 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321129A JPH069324B2 (ja) | 1989-12-11 | 1989-12-11 | マイクロ波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03182105A true JPH03182105A (ja) | 1991-08-08 |
| JPH069324B2 JPH069324B2 (ja) | 1994-02-02 |
Family
ID=18129129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321129A Expired - Fee Related JPH069324B2 (ja) | 1989-12-11 | 1989-12-11 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069324B2 (ja) |
-
1989
- 1989-12-11 JP JP1321129A patent/JPH069324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH069324B2 (ja) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3379376B2 (ja) | 電界効果トランジスタおよびそれを用いた電力増幅器 | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US4647789A (en) | Active element microwave phase shifter | |
| US4618838A (en) | Impedance adjusting element for a microstrip circuit | |
| US5202649A (en) | Microwave integrated circuit device having impedance matching | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| US4580114A (en) | Active element microwave power coupler | |
| JPH03182105A (ja) | マイクロ波集積回路 | |
| US20020079970A1 (en) | RF power amplifier | |
| JPH03158008A (ja) | マイクロ波周波数逓倍器 | |
| KR970055703A (ko) | 능동 직각 전력 분배기 | |
| JPH0246001A (ja) | インピーダンス整合回路 | |
| Hwang et al. | A microwave phase and gain controller with segmented-dual-gate MESFETs in GaAs MMICs | |
| JPH06188611A (ja) | マイクロ波信号分配回路 | |
| JPH02246405A (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JP3129720B2 (ja) | モノリシックマイクロ波移相器 | |
| JPS6272210A (ja) | 電界効果トランジスタ回路 | |
| JPH0221762Y2 (ja) | ||
| JP2873123B2 (ja) | マイクロ波周波数逓倍回路 | |
| JPS58141011A (ja) | ミクサ回路 | |
| JPS5912014B2 (ja) | トランジスタの電力合成装置 | |
| JPH07122913A (ja) | 逆相分配回路 | |
| Bischof et al. | An extremely wide band balanced amplitude controller in coplanar waveguide technology | |
| JPS6359108A (ja) | バイアス回路 | |
| JPH08250902A (ja) | 半導体移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |