JPH03185842A - ＧａＡｓ電界効果型トランジスタの製造方法 - Google Patents
ＧａＡｓ電界効果型トランジスタの製造方法Info
- Publication number
- JPH03185842A JPH03185842A JP1326315A JP32631589A JPH03185842A JP H03185842 A JPH03185842 A JP H03185842A JP 1326315 A JP1326315 A JP 1326315A JP 32631589 A JP32631589 A JP 32631589A JP H03185842 A JPH03185842 A JP H03185842A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- plasma
- diffusion layer
- processing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明１よ 化合物半導体ＧａＡｓを用いた電界効果型
トランジスタの製造方法に関するものであも従来の技術 ＧａＡｓを半導体として用いたショットキゲート型電界
効果トランジスタで（以下ＭＥＳＦＥＴと略す）（友
従来の５ｉＦＥＴに比して高遺 低消費電力という利
点を持板 デジタルおよびアナログＩＣの両分野で期待
されていも 特に 半絶縁性ＧａＡｓ基板に イオン注
入法を用いてＦＥＴを形成する方法は 均一な特性のＦ
ＥＴの製造が容易型最近では ソース抵抗等の寄生抵抗
を低減することが可能な高融点金属ゲートを用いたセル
フアライメント型ＦＥＴが開発され高性能化が計られて
いも 発明が解決しようとする課題 しかし こうした従来のＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔで４！。
トランジスタの製造方法に関するものであも従来の技術 ＧａＡｓを半導体として用いたショットキゲート型電界
効果トランジスタで（以下ＭＥＳＦＥＴと略す）（友
従来の５ｉＦＥＴに比して高遺 低消費電力という利
点を持板 デジタルおよびアナログＩＣの両分野で期待
されていも 特に 半絶縁性ＧａＡｓ基板に イオン注
入法を用いてＦＥＴを形成する方法は 均一な特性のＦ
ＥＴの製造が容易型最近では ソース抵抗等の寄生抵抗
を低減することが可能な高融点金属ゲートを用いたセル
フアライメント型ＦＥＴが開発され高性能化が計られて
いも 発明が解決しようとする課題 しかし こうした従来のＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔで４！。
低周波（特に２００ＭＨｚ以下〉の領域でノイズが増大
し この低周波領域を帯域とするアナログＩＣへの応用
が難しかった 課題を解決するための手段 本発明は上記の問題に鑑みなされたもの’Ｑ、 Ｇａ
ＡｓＦ Ｅ Ｔの製造においてＰ（リン）を含むガスプ
ラズマ中でＧａＡｓ表面を処理した抵 適当な温度で熱
処理する工程を行なうものであも 作用 本発明の方法によれば Ｐを含むガスプラズマ中でＧａ
Ａｓ表面を処理することによりＧａＡｓ表面に多数存在
して表面単位のもととなるＡｓ空孔をＰ原子の拡散によ
り減少させ、低周波でのノイズの元となる表面準位密度
を低減したＧａＡｓＦ Ｅ Ｔを得ることができるもの
であも 実施例 以下、高融点金属ゲートを用いたセルフアライメント型
ＦＥＴを例に説明すも 第１図（ａ）に示すように 半
絶縁性ＧａＡｓ基板ｌをプラズマ装置のチャンバー２０
に入れて、ヒータ２１で約３００℃で加熱しながら、Ｐ
Ｈｓ （フォスフイン）ガスを流して、１３゜５６ＭＨ
ｚの高周波で電極２２間にＰｌｈプラズマを発生し圧力
０．３Ｔｏｒｒ、 ＲＦパワー１００ＷでＧａＡｓ基板
表面を約１５分間処理すも このＰＨｓプラズマ処理に
より、ＧａＡｓ表面に Ｐ原子の拡散層２を形成するも
のである。こうして処理した半絶縁性ＧａＡｓ基板を用
いて、同図（ｂ）〜（ｈ）に示したプロセスフローによ
りＧａＡｓＭＥＳＦＥＴを作製すも まず 同図（ｂ）
に示すように 表面にＰ原子拡散層２が形成された半絶
縁性ＧａＡｓ基板１の所定の領域に フォトレジスト膜
３をマスクとしてＳｉ０イオンを加速電圧３（ＨｅＶ、
ドーズ８ Ｘ １０”ｃｍ−’注入してチャンネル領域
となるウェル層４を形成すも 次にフォトレジスト膜３
Ａ除去後同図（ｃ）に示すように スパッタ法を用いて
、 ＷＳｉＮ（２０００人）／ＴａＮ（５００人）／Ａ
ｕ（４０００人）の３層膜５Ａを形成すも 次に 同図
（ｄ）に示すように所定の領域にフォトレジスト膜３Ｂ
をマスクとして、Ａｒイオンミリングと、ＣＦａ１０ｓ
ガスの異カ性プラズマエツチングを行な〜＼ ３層膜５
Ａの一部からなるショットキーゲート電極５を形成すも
次に フォトレジスト膜Ｂを除去後同図（ｅ）に示す
ように所定の領域に再びフォトレジスト膜３Ｃをマスク
として、Ｓｉｎイオンを５０ＫｅＶ、 ５ Ｘ １０目
ｃｍ−”の条件で注入して、ソース、ドレインの一部と
なるｎ”層６を形成すも 次にフォトレジスト膜３Ｃを
除去抵 同図（ｆ）に示すように全面Ｇ、：、 ５ｉ
ｎｓ膜７（２５００Å〉を形成した抵 所定の領域に
フォトレジスト膜３Ｄをマスクとして、５ｉ（ｈ膜を通
して３ｉ１１１１イオンを１６０ＫｅＶ、 ５ Ｘ １
０”ｃｍ−”の条件で注入しテソース、ドレインの一部
となるｎ０層８を形成すも 次にフォトレジスト［３Ｄ
を除去抵 同図（ｇ）に示すように アルシン雰囲気中
で８００℃、１５分間アニールを行ないイオン注入層を
活性化させも このアニール処理によりＰＨｓプラズマ
のダメージも回復されるものであも 次に同図（ｈ）に
示すように５ｉｄｅ膜７の所定の領域をフォトレジスト
膜をマスクとして、フッ酸系のエツチング液を用いて開
口した抵ＡｕＧｅを蒸着後リフトオフして４５０℃、３
分間ミンターを行ないソース電極９．ドレイン電極１０
を形成しＦＥＴを製造するものであも 第２図（上 第
１図に示したＰＨｓプラズマ処理を施した本発明のＦＥ
Ｔと、プラズマ処理をしていない従来のＦＥＴのノイズ
指数の周波数依存性を示したものであ＆ＦＥＴのゲート
長は１μｍ、ゲート幅は６００μｍ、シきい値電圧ＧＡ
−０，９Ｖであも 同図より本発明の製造方法によ
るＦ Ｅ Ｔ Ｊｌ 従来の製造方法によるＦＥＴに
比して、低周波側（特に２００ＭＨｚ以下）の領域でノ
イズ指数が激減していることがわかも これ（よＰＨｓ
プラズマ処理により形成したＰ原子拡散層２により、ゲ
ート、ソース阻 ゲート、ドレイン間のＧａＡｓ表面付
近の主としてＡｓ空孔に起因する表面準位密度が低減し
低周波領域でのノイズ特性が改善されたためであも
以上の説明で（九ＰＨ＊プラズマ処理ｉｔ プロセス
の最初に実施したバ たとえば第１図の（Ｃ）の段限
即ちゲート形成後に実施しても同様の効果があることは
いうまでもなＬｌ またＰＨｓプラズマ条件として（
上 あまり長時間行なうと、逆にプラズマ処理によるダ
メージが大きくなるたべ３０分以内が望まし残 しかし
最近普及しだしたＥＣＲ（電子サイクロトロン共鳴）
タイプのプラズマ装置を用いると、プラズマ発生部と基
板の位置が離れているた取 ダメージが少なくさらに長
時間のプラズマ処理が可能となん なお以上の説明型Ｐ
Ｈ参ガスを用いる場合について説明した八 たとえば５
フツ化リン（Ｐｕｓ）ガスを用いても同様であることは
いうまでもな賎 又 ＦＥＴの製造方法について（よ
イオン注入法を用いるものについて述べた力ｔ エピタ
キシャル層を用いる製造方法について、適用できも た
だしこの場合 プラズマ処理後プラズマダメージを回復
するたべ適当な温度（たとえば４００℃）で熱処理する
ことが望ましく１ 発明の効果 以上述べたよう４Ｑ ＰＨｓプラズマ中でＧａＡＳ表
面を処理して表面にＰ原子拡散層を形成し徴 イオン注
入を行ないＦＥＴを形成することにより、ＧａＡｓの表
面準位密度を低減し 低周波でのノイズを低減したＧａ
ＡｓＦ Ｅ Ｔを得ることが可能であも
し この低周波領域を帯域とするアナログＩＣへの応用
が難しかった 課題を解決するための手段 本発明は上記の問題に鑑みなされたもの’Ｑ、 Ｇａ
ＡｓＦ Ｅ Ｔの製造においてＰ（リン）を含むガスプ
ラズマ中でＧａＡｓ表面を処理した抵 適当な温度で熱
処理する工程を行なうものであも 作用 本発明の方法によれば Ｐを含むガスプラズマ中でＧａ
Ａｓ表面を処理することによりＧａＡｓ表面に多数存在
して表面単位のもととなるＡｓ空孔をＰ原子の拡散によ
り減少させ、低周波でのノイズの元となる表面準位密度
を低減したＧａＡｓＦ Ｅ Ｔを得ることができるもの
であも 実施例 以下、高融点金属ゲートを用いたセルフアライメント型
ＦＥＴを例に説明すも 第１図（ａ）に示すように 半
絶縁性ＧａＡｓ基板ｌをプラズマ装置のチャンバー２０
に入れて、ヒータ２１で約３００℃で加熱しながら、Ｐ
Ｈｓ （フォスフイン）ガスを流して、１３゜５６ＭＨ
ｚの高周波で電極２２間にＰｌｈプラズマを発生し圧力
０．３Ｔｏｒｒ、 ＲＦパワー１００ＷでＧａＡｓ基板
表面を約１５分間処理すも このＰＨｓプラズマ処理に
より、ＧａＡｓ表面に Ｐ原子の拡散層２を形成するも
のである。こうして処理した半絶縁性ＧａＡｓ基板を用
いて、同図（ｂ）〜（ｈ）に示したプロセスフローによ
りＧａＡｓＭＥＳＦＥＴを作製すも まず 同図（ｂ）
に示すように 表面にＰ原子拡散層２が形成された半絶
縁性ＧａＡｓ基板１の所定の領域に フォトレジスト膜
３をマスクとしてＳｉ０イオンを加速電圧３（ＨｅＶ、
ドーズ８ Ｘ １０”ｃｍ−’注入してチャンネル領域
となるウェル層４を形成すも 次にフォトレジスト膜３
Ａ除去後同図（ｃ）に示すように スパッタ法を用いて
、 ＷＳｉＮ（２０００人）／ＴａＮ（５００人）／Ａ
ｕ（４０００人）の３層膜５Ａを形成すも 次に 同図
（ｄ）に示すように所定の領域にフォトレジスト膜３Ｂ
をマスクとして、Ａｒイオンミリングと、ＣＦａ１０ｓ
ガスの異カ性プラズマエツチングを行な〜＼ ３層膜５
Ａの一部からなるショットキーゲート電極５を形成すも
次に フォトレジスト膜Ｂを除去後同図（ｅ）に示す
ように所定の領域に再びフォトレジスト膜３Ｃをマスク
として、Ｓｉｎイオンを５０ＫｅＶ、 ５ Ｘ １０目
ｃｍ−”の条件で注入して、ソース、ドレインの一部と
なるｎ”層６を形成すも 次にフォトレジスト膜３Ｃを
除去抵 同図（ｆ）に示すように全面Ｇ、：、 ５ｉ
ｎｓ膜７（２５００Å〉を形成した抵 所定の領域に
フォトレジスト膜３Ｄをマスクとして、５ｉ（ｈ膜を通
して３ｉ１１１１イオンを１６０ＫｅＶ、 ５ Ｘ １
０”ｃｍ−”の条件で注入しテソース、ドレインの一部
となるｎ０層８を形成すも 次にフォトレジスト［３Ｄ
を除去抵 同図（ｇ）に示すように アルシン雰囲気中
で８００℃、１５分間アニールを行ないイオン注入層を
活性化させも このアニール処理によりＰＨｓプラズマ
のダメージも回復されるものであも 次に同図（ｈ）に
示すように５ｉｄｅ膜７の所定の領域をフォトレジスト
膜をマスクとして、フッ酸系のエツチング液を用いて開
口した抵ＡｕＧｅを蒸着後リフトオフして４５０℃、３
分間ミンターを行ないソース電極９．ドレイン電極１０
を形成しＦＥＴを製造するものであも 第２図（上 第
１図に示したＰＨｓプラズマ処理を施した本発明のＦＥ
Ｔと、プラズマ処理をしていない従来のＦＥＴのノイズ
指数の周波数依存性を示したものであ＆ＦＥＴのゲート
長は１μｍ、ゲート幅は６００μｍ、シきい値電圧ＧＡ
−０，９Ｖであも 同図より本発明の製造方法によ
るＦ Ｅ Ｔ Ｊｌ 従来の製造方法によるＦＥＴに
比して、低周波側（特に２００ＭＨｚ以下）の領域でノ
イズ指数が激減していることがわかも これ（よＰＨｓ
プラズマ処理により形成したＰ原子拡散層２により、ゲ
ート、ソース阻 ゲート、ドレイン間のＧａＡｓ表面付
近の主としてＡｓ空孔に起因する表面準位密度が低減し
低周波領域でのノイズ特性が改善されたためであも
以上の説明で（九ＰＨ＊プラズマ処理ｉｔ プロセス
の最初に実施したバ たとえば第１図の（Ｃ）の段限
即ちゲート形成後に実施しても同様の効果があることは
いうまでもなＬｌ またＰＨｓプラズマ条件として（
上 あまり長時間行なうと、逆にプラズマ処理によるダ
メージが大きくなるたべ３０分以内が望まし残 しかし
最近普及しだしたＥＣＲ（電子サイクロトロン共鳴）
タイプのプラズマ装置を用いると、プラズマ発生部と基
板の位置が離れているた取 ダメージが少なくさらに長
時間のプラズマ処理が可能となん なお以上の説明型Ｐ
Ｈ参ガスを用いる場合について説明した八 たとえば５
フツ化リン（Ｐｕｓ）ガスを用いても同様であることは
いうまでもな賎 又 ＦＥＴの製造方法について（よ
イオン注入法を用いるものについて述べた力ｔ エピタ
キシャル層を用いる製造方法について、適用できも た
だしこの場合 プラズマ処理後プラズマダメージを回復
するたべ適当な温度（たとえば４００℃）で熱処理する
ことが望ましく１ 発明の効果 以上述べたよう４Ｑ ＰＨｓプラズマ中でＧａＡＳ表
面を処理して表面にＰ原子拡散層を形成し徴 イオン注
入を行ないＦＥＴを形成することにより、ＧａＡｓの表
面準位密度を低減し 低周波でのノイズを低減したＧａ
ＡｓＦ Ｅ Ｔを得ることが可能であも
第１図は本発明の一実施例のＧａＡｓＭ Ｅ Ｓ Ｆ
Ｅ Ｔの製造方法の工程は 第２図は本発明の製造方法
と従来の製造方法によるＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔのノイズ特性の周波数依存性を示す図であも ■・・・・ＧａＡｓ基板 ２・・・・Ｐ原子拡散層 ５
・・・・ゲート電＆
Ｅ Ｔの製造方法の工程は 第２図は本発明の製造方法
と従来の製造方法によるＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ
Ｔのノイズ特性の周波数依存性を示す図であも ■・・・・ＧａＡｓ基板 ２・・・・Ｐ原子拡散層 ５
・・・・ゲート電＆
Claims (1)
- Ｐ原子を含むガスプラズマ中で、ＧａＡｓ基板表面を
処理して前記ＧａＡｓ基板表面にＰ原子拡散層を形成す
る工程と、前記Ｐ原子拡散層を適当な温度で熱処理する
工程を含むことを特徴とするＧａＡｓ電界効果型トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32631589A JPH0770545B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32631589A JPH0770545B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03185842A true JPH03185842A (ja) | 1991-08-13 |
| JPH0770545B2 JPH0770545B2 (ja) | 1995-07-31 |
Family
ID=18186391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32631589A Expired - Lifetime JPH0770545B2 (ja) | 1989-12-15 | 1989-12-15 | ＧａＡｓ電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770545B2 (ja) |
-
1989
- 1989-12-15 JP JP32631589A patent/JPH0770545B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770545B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336147B2 (ja) | ||
| JPH03185842A (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JPS637033B2 (ja) | ||
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPH024137B2 (ja) | ||
| JP3228979B2 (ja) | 半導体素子とその製造方法 | |
| JPS59193069A (ja) | 半導体装置の製造方法 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| JPH0491436A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6348868A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH0434821B2 (ja) | ||
| JPS6190468A (ja) | 半導体装置の製造方法 | |
| JPH0371641A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPS62204579A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07135224A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07130769A (ja) | 半導体装置の製造方法 | |
| JPH06275654A (ja) | 電界効果トランジスタおよび製造方法 | |
| JPS6318676A (ja) | ３−５族半導体装置 | |
| JPS60176278A (ja) | 半導体装置の製造方法 | |
| JPH01133373A (ja) | 電界効果トランジスタの製造方法 |