JPH03185869A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03185869A JPH03185869A JP1325026A JP32502689A JPH03185869A JP H03185869 A JPH03185869 A JP H03185869A JP 1325026 A JP1325026 A JP 1325026A JP 32502689 A JP32502689 A JP 32502689A JP H03185869 A JPH03185869 A JP H03185869A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- molecular
- semiconductor integrated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- 229920001197 polyacetylene Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路装置と分子素子集積回路装置の
ハイブリッド徊成法に関する。
ハイブリッド徊成法に関する。
［従来の技術］
従来、半導体集積回路装置と分子素子集積回路装置とは
各々独立に製作、開発され、一つの基板内にハイブリッ
ド化されたものはなかった。
各々独立に製作、開発され、一つの基板内にハイブリッ
ド化されたものはなかった。
［発明が解決しようとする課題］
上記従来技術によると、半導体集積回路装置と分子レベ
ルでの加工を要する分子素子集積回路装置とのハイブリ
ッド化は困難であると云う課題があった。
ルでの加工を要する分子素子集積回路装置とのハイブリ
ッド化は困難であると云う課題があった。
本発明はかかる従来技術の課題を解決し、半導体集積回
路装置と分子素子集積回路装置を容易に一つの基板内に
ハイブリッド化する新らしい構造を提供する事を目的と
する。
路装置と分子素子集積回路装置を容易に一つの基板内に
ハイブリッド化する新らしい構造を提供する事を目的と
する。
［課題を解決するための手段］
上記課題を解決するために、本発明は半導体集積回路装
置に関し、半導体集積回路装置表面の限定された領域に
分子素子集積回路を形成し、該分子素子集積回路のポリ
アセチレン等から成る分子電極と、前記半導体集積回路
装置に形成された金属電極とを結線する手段を取る。
置に関し、半導体集積回路装置表面の限定された領域に
分子素子集積回路を形成し、該分子素子集積回路のポリ
アセチレン等から成る分子電極と、前記半導体集積回路
装置に形成された金属電極とを結線する手段を取る。
［実施例］
以下、実施例により本発明を詳述する。
第１図乃至第３図は本発明の実施例な示す半導体集積回
路基板表面に分子素子集積回路装置を形成したハイブリ
ッド集積化装置の要部の断面図である。
路基板表面に分子素子集積回路装置を形成したハイブリ
ッド集積化装置の要部の断面図である。
第１図では、Ｓｅｔ基板１１．拡散層１２．ゲート酸化
膜１５．ゲート電極１４及びＳｉｎ、膜１５等から成る
半導体集積回路装置基板の前記Ｓｉ基板１１０表面の前
記３１０．［１５に窓開けした領域に分子素子集積回路
装置１７を形成し、該分子素子集積回路装置１７には、
分子−つ一つに記憶保持やスイッチ動作などの機能を持
たせた分′ｆ−機能素子１８とこれに連らなったポリア
セチレン等から成る分子電極１９及び１９′と、絶縁分
子等が埋め込まれて成り、前記分子電極１９及び１９′
は前記半導体集積回路装置基板の表面に形成されたＰｔ
、Ａｔ、Ｔｉ、Ｗ、Ｓｉ等から成る金属電極１６及び１
６′や前記拡散層１２かも成る配線層と結線されて成る
。
膜１５．ゲート電極１４及びＳｉｎ、膜１５等から成る
半導体集積回路装置基板の前記Ｓｉ基板１１０表面の前
記３１０．［１５に窓開けした領域に分子素子集積回路
装置１７を形成し、該分子素子集積回路装置１７には、
分子−つ一つに記憶保持やスイッチ動作などの機能を持
たせた分′ｆ−機能素子１８とこれに連らなったポリア
セチレン等から成る分子電極１９及び１９′と、絶縁分
子等が埋め込まれて成り、前記分子電極１９及び１９′
は前記半導体集積回路装置基板の表面に形成されたＰｔ
、Ａｔ、Ｔｉ、Ｗ、Ｓｉ等から成る金属電極１６及び１
６′や前記拡散層１２かも成る配線層と結線されて成る
。
第２図では、Ｓｉ基板２１．拡散層２２．ゲート酸化膜
２３．ゲート電極２４及びＳｉｎ、膜２５等から成る半
導体集積回路装置基板の前記５ｉＯ１膜２５０表面の限
定された領域に分子素子集積回路装置２７を形成し、該
分子素子集積回路装置２７は分子機能素子２８や絶縁分
子あるいはポリアセチレン等から成る分子電極２９及び
２９′等によって構成されて成り、該分子電極２９及び
２９′等は、前記半導体集積回路基板表面等に形成した
金属電極２６及び２６′等と結線されて成る。尚、分子
素子集積回路装置２７は、半導体集積回路装置基板に形
成されているトランジスタ等９機能素子の上に形成され
ても良い事は云うまでもない。
２３．ゲート電極２４及びＳｉｎ、膜２５等から成る半
導体集積回路装置基板の前記５ｉＯ１膜２５０表面の限
定された領域に分子素子集積回路装置２７を形成し、該
分子素子集積回路装置２７は分子機能素子２８や絶縁分
子あるいはポリアセチレン等から成る分子電極２９及び
２９′等によって構成されて成り、該分子電極２９及び
２９′等は、前記半導体集積回路基板表面等に形成した
金属電極２６及び２６′等と結線されて成る。尚、分子
素子集積回路装置２７は、半導体集積回路装置基板に形
成されているトランジスタ等９機能素子の上に形成され
ても良い事は云うまでもない。
第５図では、８１基板５１．拡散層５２ｊゲートぼ化ｄ
ｉ、ｓｓｅゲート電極５４及びＳ ｉ Ｏ，膜５５から
成る半導体集積回路装置基板の拡散層５２かも連もなっ
て形成された金属電極３７上に分子素子集積回路装置３
７を絶縁膜４０に囲まれた領域に形成したもので、前記
分子素子集積回路装置は、分子機能素子３８や絶縁分子
及び分子電極３９及び３９′等から成り、該分子電極３
９は下地の金属電５Ｉｉ５６と結線されて成り、分子電
極５９′は、絶縁膜４０の上部に形成された、金属電極
３６′と結線されて成る。
ｉ、ｓｓｅゲート電極５４及びＳ ｉ Ｏ，膜５５から
成る半導体集積回路装置基板の拡散層５２かも連もなっ
て形成された金属電極３７上に分子素子集積回路装置３
７を絶縁膜４０に囲まれた領域に形成したもので、前記
分子素子集積回路装置は、分子機能素子３８や絶縁分子
及び分子電極３９及び３９′等から成り、該分子電極３
９は下地の金属電５Ｉｉ５６と結線されて成り、分子電
極５９′は、絶縁膜４０の上部に形成された、金属電極
３６′と結線されて成る。
［発明の効果］
本発明により、従来技術により形成された半導体集積回
路装置基板上に容易に分子−つ一つを集積化して構成す
る分子素子集積回路装置をハイブリッド構成することが
できる効果がある。
路装置基板上に容易に分子−つ一つを集積化して構成す
る分子素子集積回路装置をハイブリッド構成することが
できる効果がある。
第１図乃至第３図は本発明の実施例を示す半導体集積回
路基板表面に分子素子集積回路装置を形成したハイブリ
ッド集積化装置の要部の断面図である。 ｔ１＊２１．！Ｍ・・・・・・Ｓｉ基板１２會２２，５
２・・・・・・拡散層 １５．２５．５５・・・・・・ゲート酸化膜４．２４．
３４・・・・・・ゲート電極５．２５，５５・・・・・
・ｓｌｏ、 膜６．１６’ 、２６．２６’ 、
５６．’５６’ ・・・・・・・・・金属電極 ７．２７．５７・・・・・・分子素子集積回路装置８．
２８．５８・・・・・・分子機能素子９．１．９’ 、
２９．２９’ 、５９．５９’・・・・・・・・・分子
電極 ０・・・・・・・・・・・・・・・・・・・・・・・・
絶縁膜以上
路基板表面に分子素子集積回路装置を形成したハイブリ
ッド集積化装置の要部の断面図である。 ｔ１＊２１．！Ｍ・・・・・・Ｓｉ基板１２會２２，５
２・・・・・・拡散層 １５．２５．５５・・・・・・ゲート酸化膜４．２４．
３４・・・・・・ゲート電極５．２５，５５・・・・・
・ｓｌｏ、 膜６．１６’ 、２６．２６’ 、
５６．’５６’ ・・・・・・・・・金属電極 ７．２７．５７・・・・・・分子素子集積回路装置８．
２８．５８・・・・・・分子機能素子９．１．９’ 、
２９．２９’ 、５９．５９’・・・・・・・・・分子
電極 ０・・・・・・・・・・・・・・・・・・・・・・・・
絶縁膜以上
Claims (1)
- 半導体集積回路装置表面の限定された領域に分子素子
集積回路が形成されて成り、該分子素子集積回路のポリ
アセチレン等から成る分子電極と、前記半導体集積回路
装置に形成された金属電極とが結線されて成る事を特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325026A JPH03185869A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325026A JPH03185869A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185869A true JPH03185869A (ja) | 1991-08-13 |
Family
ID=18172317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325026A Pending JPH03185869A (ja) | 1989-12-15 | 1989-12-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185869A (ja) |
-
1989
- 1989-12-15 JP JP1325026A patent/JPH03185869A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872697A (en) | Integrated circuit having integral decoupling capacitor | |
| JPS583285A (ja) | 半導体集積回路の保護装置 | |
| JPS61100956A (ja) | モノブリツド集積回路 | |
| TW394922B (en) | Electric device having non-light emitting type display and method for making the electric device | |
| JPH03185869A (ja) | 半導体集積回路装置 | |
| JPS6184824A (ja) | 半導体集積回路 | |
| KR970059789A (ko) | 액정 표시 장치의 전극배선 형성방법 | |
| JPS61139067A (ja) | 半導体装置 | |
| JPS60111450A (ja) | 半導体集積回路装置 | |
| JPS63141360A (ja) | 半導体装置 | |
| JPH02232961A (ja) | 半導体装置 | |
| JPS6328069A (ja) | 半導体装置 | |
| KR900003974A (ko) | 반도체장치의 제조방법 | |
| JPH0378251A (ja) | 半導体集積回路 | |
| JPS63177455A (ja) | 分子抵抗素子 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPS58180052A (ja) | 半導体集積回路 | |
| JPS62293670A (ja) | 半導体メモリ装置 | |
| JPS59231854A (ja) | 読み出し専用メモリ装置 | |
| JPH02132832A (ja) | 集積回路装置 | |
| JPH1116948A (ja) | 半導体装置 | |
| JPH088263B2 (ja) | 抵抗内蔵型トランジスタ | |
| JPH02115826A (ja) | 液晶表示パネルの製造方法 |