JPH03188630A - 半導体基板の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に絶縁膜を介して半導体領域が形成さ
れでなる半導体基板・、所謂Ｓ　ＯＪ　（ｓｉｌｉｃｏ
ｎＯｎ−ｉｎｓｕｌａｔｏｒ）基板の製法に関し、特に
段差を有する半導体基板の貼り合せにより、複数の島状
半導体領域を有せしめたＳＯ■基板の製法に関する。

〔発明の概要〕

本発明は、絶縁膜で分離された複数の島状半導体領域を
有する半導体基板の製法において、２枚のウェーハを貼
り合せた後、この貼り合せた２枚のウェーハを２つの研
磨定盤間にその研磨基準面を自然状態にして挟むと共に
、一方のウェーハのみを上記絶縁膜で仕切られた上記複
数の島状半導体領域が露出するまで研磨することにより
、複数の島状半導体領域における夫々の膜厚に関するば
らつきを低減化して、島状半導体領域の膜厚の精度を良
好にさせると共に、半導体基板の高品質化並びに該基板
上に形成されるデバイスの高歩留り化を図るようにした
ものである。

〔従来の技術〕

近時、絶縁膜上に薄膜半導体シリコン層を形成してなる
所謂ＳＯＩ基板を用いて超ＬＳＩを作製する開発が進め
られている。各種のＳｏｌ基板の作製方法の中でも最も
結晶性が良く、特性面でも優れている（例えば、寄生容
量やキンク現象の低減など）と考えられているものに貼
り合せ方式がある。

貼り合せ方式とは、一方の鏡面シリコンウェーハの主面
に段差を設けて、酸化し、更に例えばＳｉＬ層、多結晶
ンリコン層等の平坦化用の層で段差を埋め込んでその平
坦化用の層を平坦化し、別の鏡面シリコンウェーハと貼
り合せたのち、一方のシリコンウェーハを薄膜になるま
で選択研摩して複数の島状半導体領域（素子形成領域）
を形成する方法である。そして、上記選択研磨の際、第
１０図に示すように、２枚のウェーハを貼り合せた後の
貼り合せウェーハ（４１）をイコライズ機構付加圧プレ
ート（４２）の下面に設けられたテンプレート（４３）
内に装着したのち、加圧プレート（４２）に荷重を加え
ることによって、貼り合せウェーハ（４１）の−主面を
研摩定盤（４４）に押当てて研摩（片面研摩）を行なう
ようにしている。

〔発明が解決しようとする課題〕

一般に、選択研摩前の貼り合せウェーハク４１）の状態
は、第１１図に示すように、５ｉＯ７膜（５１）上のン
リコン層（５２）の厚さに関し、約３〜４μｍの厚みむ
らが生じている（　ａ　−ｂ　＝　３〜４μｍ）。従っ
て、従来の如くウェーハ（４１）をテンプレート（４３
）に装着して、ウェーハ（４１）の研磨面を研摩定盤（
４４）に押し当てたとき、加圧プレート（４２）がイコ
ライズ機構となっていることから、研摩面の傾斜に合せ
て加圧プレー）　（４２）も基準位置（軸方向、−点鎖
線で示す）に対して傾斜し、加圧プレー）　（４２）に
荷重を加えた際、ンリコン層（５２）の研摩面全面がほ
ぼ同じ加圧状態となる。この状態で研磨を行なうと、第
１２図に示すように、その研摩途中において、ンリコン
層（５２）の厚みから（ｃ−ｄ）は、研磨前の厚みむら
（ａ　−ｂ　＝　３〜４μｍ）を踏襄するため、ンリコ
ン層（５２）の薄い部分において早く５１０２膜（５１
）が露出する。シリコン層（５２）を全て無くするため
に更に研摩を行なっていくと、第１３図に示すように、
すでに５ｉｎ２膜（５１）が露出した部分において、そ
のパターン内のシリコン層（島状半導体領域）　（５３
−１）、　（５３−）　　もわずかに研摩が進み（／リ
コン層（５２）との研磨レート比−１７１０〜１／２０
）、研磨終了と同時にシリコン層（５２）が無くなった
部分での島状半導体領域（５３，）、　（５３２）　の
上面と８１０２膜（５１）の上面とはほぼ同一平面上に
揃うこととなるが、早（Ｓｉｎ２膜（５１）が露出した
部分での島状半導体領域（５：Ｌ−＋）、（＋３．）　
　の上面は、Ｓｉｎ□膜（５１）の上面より下方に落ち
込んだ状態となってしまい、ウェーハ（４１）面内にお
いての島状半導体領域（５３，）〜（５３゜）の各膜厚
に非常に大きなばらつきが生じ、ＳＯＩ基板の品質上重
要な島状半導体領域（５３，）〜（５３ｎ）　　の膜厚
に精度（所定膜厚に対する精度や上面の平坦精度）がで
ないという不都合がある。

これは、ウェーハ（４１）の裏面自体が研磨基準面とな
ること、及び該研摩基準面が加圧プレー）　（４２）に
固定されていることから起因するものであり、最悪の場
合、島状半導体領域が全く存在しなくなるという事態が
生じてしまい、デバイス作製上、歩留りの低下を引起こ
すという不都合がある。

本発明は、このような点に鑑み成されたもので、その目
的とするところは、複数の島状半導体領域における夫々
の膜厚に関するばらつきを低減化することができ、島状
半導体領域の膜厚の精度を良好にさせることができると
共に、Ｓ○工基板の高品質化並びに該ＳＯＩ基板上に形
成されるデバイスの高歩留り化をも図ることができる半
導体基板の製法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体基板の製法は、絶縁膜（３）で分離され
た複数の島状半導体領域（７，）〜（７゜）を有する半
導体基板（８）の製法において、２枚のウェーハ（１）
及び（５）を貼り合せた後の貼り合せウェーハ（６）を
２つの研摩定盤（１２）及び（１４）間にその研摩基準
面を自然状態にして挟むと共に、一方のウェーハ（１）
のみを絶縁膜（３）で仕切られた複数の島状半導体領域
（７１）〜（７ｏ）が露出するまで研磨する。

〔作用〕

上述の本発明の製法によれば、貼り合せウェーハ（６）
を２つの研磨定盤（１２）及び（１４）間に配し、その
研磨基準面を自然状態に保持しながら一方のウェ−ハ（
１）のみを研磨するようにしたので、研磨時に平坦度補
正効果（凸部を優先的に研磨する効果）が働き、シリコ
ン層（ＩＡ）の厚い部分が優先的に研磨され、研磨途中
において、研磨前のシリコン層（ＩＡ）の厚みむら（ａ
〜ｂ）が徐々に補正され、シリコン層（ＩＡ）を全て研
磨したときには、各島状半導体領域（７，）〜（７ｎ）
の膜厚に関するばらつきが低減化されて、該膜厚の精度
（所定膜厚に対する精度や上面の平坦精度）が良好とな
り、半導体基板（Ｓ○■基板）（８）の高品質化並びに
デバイスの高歩留り化を実現させることができる。

〔実施例〕

以下、第１図〜第９図を参照しながら本発明の詳細な説
明する。

第１図は、本実施例に係るＳｏｌ基板の製法を示す工程
図である。以下順を追ってその工程を説明する。

まず、第１図Ａに示すように、両面が鏡面加工されたシ
リコンウェーハ（１）の主面にフォトリングラフィ技術
を用いて複数の厚さ１０００人程度Ｏ５部（２）が形成
されるように所定パターンの段差を形成する。

次に、第１図Ｂに示すように段差を有するシリコンウェ
ーハ（１）の主面上に厚さ１μｍ程度の熱酸化及びＣＶ
Ｄ　（化学気相成長）法によるＳｉｎ、膜（３）を形成
し、更にこれらの段差を埋めるように例えばＳｉｎ２層
又は多結晶シリコン層等の平坦化用の１（４）を厚さ５
μｍ程度堆積したのち、この層（４）に対し平坦化研磨
を行なって表面を平坦化する。

次に、第１図Ｃに示すように、平坦化された面ｍに別の
鏡面加工されたシリコンウェーハ（５〕を貼り合せて貼
り合せウェーハ（６）となす。

次に、第１図りに示すように、一方のシリコンウェーハ
（１）をその裏面より選択研磨してＳ１０゜膜（３）で
互いに分離された複数の島状シリコン領域（７，）。

（７２）〜（７，、）を形成して本例に係るｓｏｒ基板
（８）を得る。この選択研磨加工に用いられる研摩定盤
としては、第２図に示すように、下面に硬質クロス（１
１）を設けた上定盤（１２）と上面に軟質クロス（１３
）を設けた下定盤（１４）をその研磨クロス（１１）及
び（１３）を相対向させて配設した所謂両面研磨機（１
５）を用いる。上定盤（１２）は、その上部においてイ
コライズ機構付加圧プレー）　（１６）に固定され、回
転軸（１７）を介して例えば時計回りに回転するように
なされている。一方、下定盤（１４）は、回転軸（１８
）を介して例えば反時計回りに回転するようになされて
いる。また、上定盤（１２）と下定盤（１４）の間には
、第３図に示すように、外形が平歯車状でその偏心位置
に貼り合せウェーハ（６）の外径よりもわずかに大きい
径を有する穴（２０）が設けられてなるテンブレー）　
（２１）が複数個配され、更に上定盤（１２）と下定盤
（１４）間の外周部分においてテンプレート（２１）の
歯と噛み合う内歯車（２２）が設けられると共に、上定
盤（１２）と下定盤（１４）間の中心部分においてテン
プレート（２１）の歯と噛み合う平歯車（２３）が設け
られる。内歯車（２２）は、ホルダ（２４）を介して回
転軸（２５）に連結され、この回転軸（２５）の回転に
よって例えば時計回りに回転するようになされている。

一方、内歯車（２２）は、回転軸（２６）を介して例え
ば反時計回りに回転するようになされている。

従って、時計回りに回転する内歯車（２２）と反時計回
りに回転する平歯車（２３）によって各テンブレー）　
（２１）は、夫々強制的に時計回りに回転するようにな
される。そして、この両面研磨機（１５）を使って貼り
合せウェーハ（６）を研あするときは、ウェーハ（６）
を上定盤（１２）と下定盤（１４）間に配したテンブレ
ー）　（２１）の穴（２０）内に装着して行なう。尚、
このとき研磨液が注入される。研磨液は、シリコンと化
学反応し、５１０２と化学反応しないアルカリ系溶液（
例えばエチレンジアミンや水酸化カリウムの水溶液）が
用いられる。この両面研磨機（１５）による研磨の場合
、ウェーハ（６）に対し両面から研磨を行なうため、ウ
ェーハ（６）の研■定盤（１２）及び（１４）への固定
がなく、ウェーハ（６）の表面又は裏面の凹凸状態によ
って、研磨基準面がウェーハ（６）の表面又は裏面に変
化する。このように、研磨基準面が自然状態に保持され
なからウェーノ買ωの両面がフリーな状態で研磨される
ため、研磨時に平坦度補正効果（凸部を優先的に研磨す
る効果）が働き、第４図に示すように、選択研磨前にお
いて３１０２膜（３）上のシリコン層（ウェーハ）　（
ＩＡ）に３〜４μｍの厚みむら（ａ〜ｂ＝３〜４μｍ）
が生じていても、その研磨途中において、研磨前のシリ
コン層（１八）の厚みむら（ａ−ｂ）が徐々に補正され
、第５図においては、その厚みむら（ｃ　−ｄ　）が１
〜２μｍに低減化し、シリコン層（ＩＡ）を全て研磨し
てＳｉｎ、膜（３）を露出させたときには、第１図Ｃに
示すように、島状シリコン領域（７１）〜（７ｏ）の上
面とＳｉＯ□膜（３）の上面とがほぼ同一平面上に揃う
。これは、上記両面からの研Ｍによる平坦度補正効果に
より、７９３７層（ＩＡ）の屡一部分から研磨が進み、
／リコンｒ＝　（ＩＡ）の薄い部分でわずかながら研磨
が進みながらもシリコンｒ＝　（ＩＡ）の厚い部分が薄
い部分とそのシリコン層（ＩＡ）の厚みがほぼ同じにな
るまでシリコン層（１人）の薄し１部分が見かけ上その
研磨を侍っている状態になるからと考えられる。

上記両面研磨機（１５）による選択研磨においては、ウ
ェーハ（６）の両面に研磨が行なわれる。しかし、本例
では、第１図Ｂ及びＣに示すように、一方のウェーハ（
１）に対する研磨のみを行なうことから、上述したよう
に、上定盤（１２）には研磨レートが大きい硬質クロス
（１１）を用い、下定盤（１４）には研磨レートが小さ
い軟質クロス（１３）を用いる。このようにすれば、一
方のウェーハ（１）に対する研磨が終了した時点におい
て、他方のウェーハ（５）に対する研磨はわずかで済む
。

両面研磨機（１５）で一方のウェーハ（１）のみを研磨
する方法としては、第６図に示すように、他方のウェー
ハ（５）の端面に予め耐研磨用保護膜（２７）を形成し
ておく。この保護膜（２７）としては、選択研磨時に供
給されるアルカリ系の研碧液では化学反応しない例えは
Ｓ１口、膜が用いられる。この膜（２７）を予め他方の
ウェーハ（５）に形成しておけば、上定盤（１２）及び
下定盤（１４）共にその研磨クロス（１１）及び（１３
）として硬質クロスを用いることができる。

上述の如く、本例によれば、第１図Ｃで示す選択研磨時
に両面研＠機（１５）を用いて一方のウェーハ（１）の
みを研磨するようにしたので、研磨時に平坦度補正効果
が慟き、シリコン層（ＩＡ）の厚い部分から優先的に研
磨され、シリコン層（ＩＡ）を全て研磨して島状シリコ
ン領域（７，）、（７□）〜（７，、）を形成したとき
には、各島状シリコン領域（７，）〜（７ｈ）の上面と
Ｓ　ｒ　０２　Ｍ　Ｃ３）の上面とがほぼ面一となり、
ウェーハ（５）面内における島状シリコン領域（７１）
〜く７゜）の膜厚に関するばらつきが低減化される。従
って、各島状シリコン領域（７，）〜（７ｏ）の膜厚を
ウェーハ（５）面内において所定の厚さにする精度とそ
の上面を平坦にする精度が良好と成り、ＳＯＩ基板（８
）の高品質化並びに該Ｓｏｌ基板（８）上に形成される
デバイスの高歩留り化を実現させることができる。

上記選択研磨後の島状シリコン領域（７１）〜（７ｏ）
の上面は、選択研磨時のアルカリ系溶液のエツチング作
用により、表面粗さが劣化し、研磨ダメージも残った状
態となる。そこで通常は、砥粒入り研ツ液で３５００人
厚の島状シリコン領域（通常の場合、選択研窟後、ダメ
ージ除去及び面粗さの低減化を目的とする後述する２回
目の研Ｍが行なわれるため、予め第１図、へにおいて、
３５００人の凸部（２）を形成するようにしている）　
（７，）〜（７ｎ）の上面を再度研磨するが、この研磨
は、ウェーハ間とウェーハ面内においてその研磨代に関
し、ばらつきが生じる。この原因は、研磨盤のウェーハ
（５）に対する圧力分布や研磨液中の砥粒分布のばらつ
きによるものと考えられる。即ち、上記通常の研磨方法
で島状シリコン領域（７１）〜（７ｏ）に対し２０００
人程度研磨して面粗さ及びダメージを改善しようとして
も、第７図に示すように、１枚目のウェーハ（５Ａ）で
は１４００人研磨されたり、２枚目のウェーハ（５Ｂ）
では２６００人研磨されたりするなど、ウェーハ（５Ａ
）及び（５Ｂ）間で研磨代に関し、ばらつきが生じる。

また、第８図に示すように、１枚のウェーハ（５）面内
において、１８００人研磨されたり、２２０ＯＡ研磨さ
れたりするなど１枚のウェーハ（５）面内で研磨代に関
し、ばらつきが生じる。従って、選択研磨時、島状シリ
コン領域（７，）〜（７゜）の上面を５ｉｎ２膜（３〕
の上面と面一にしたとしても、次の面粗さ及びダメージ
の低減化を目的とする２回目の研磨でその研磨代のばら
つきにより、島状シリコン領域（７Ｉ）〜（７ｎ）のい
くつかがその膜厚に関し品質規格外となってしまい、Ｓ
○工基板（８）の品質を著しく劣化させるという不都合
が生じる。

そこで、本例では、第９図Ａに示すように、島状ンリコ
ン領域（７，）〜（７ｏ）が露出する面に対し、熱酸化
を施して全面に８１０２の熱酸化膜（３１）を形成する
。このとき、各島状シリコン領域（７１）〜（７ｏ）に
おいては、深さ約１０００研磨度を熱酸化する。

次に、第９−８に示すように、島状ンリコン領域（７１
）〜（７ｏ）上の熱酸化膜（３１）が完全に除去される
までＨＦ溶液にて全面の熱酸化膜（３１）をエツチング
除去する。このとき、島状ンリフン領域（７，）〜（７
ｏ）間を分離する５ｉｎ２膜（３）が無くならない程度
にエツチング除去する。即ち、島状ンリコン領域（７，
）〜（７，）の各シリコン面が露出した段階でエンチン
グをストップする。熱酸化膜（３１）は、ＳｉＯ□膜（
３）と比べその厚みが大きく異なるため、エツチングス
トップの制御がし易い。

このように、島状ンリコン領域（７１）〜（７ｏ）の上
面に対して一旦熱酸化を施したのち、島状ンリコン領域
（７１）〜（７ｏ）上に形成された熱酸化膜（３１）を
エツチング除去するようにしたので、選択酸化時に生じ
た研磨ダメージを熱酸化膜（３１）と共に除去すること
ができ、面粗さも良好となる。また、第１１八において
、予めウェーハ（１）の段差（凸部（２）の厚み）を素
子形成領域として必要な厚み（１０００人）と熱酸化の
深さ（１０００人）を考慮して２０００人としておけば
、最終工程（第９図Ｂ）で島状シリコン領域（７，）〜
（７ｏ）の厚みをウェーハ（５）全面に関して所望する
厚み（１０００人）で均一化させることができると共に
、島状ンリコン領域（７１）〜（７ｎ）の面粗さ及び研
磨ダメージを低減化させることができる。

〔発明の効果〕

本発明に係る半導体基板の製法は、２枚のウェーハを貼
り合せた後、この貼り合せた２枚のウェーハを２つの研
磨定盤間にその研磨基準面を自然状態にして挟むと共に
、一方のウェーハのみを絶縁膜で仕切られた複数の島状
半導体領域が露出するまで研磨するようにしたので、複
数の島状半導体領域における夫々の膜厚に関するばらつ
きを低減化させることができ、島状半導体領域の膜厚の
精度（所定膜厚に対する精度や平坦精度）を良好にさせ
ることができると共に、半導体基板の高品質化並びに該
基板上に形成されるデバイスの高歩留り化を図ることが
できる。

【図面の簡単な説明】

第１図は本実施例に係る半導体基板の製法を示す工程図
、第２図は本実施例に係る研磨定盤を示す構成図、第３
図は上定盤と下定盤間を示す平面図、第４図は選択研磨
前のウェーハの状態を示す断面図、第５図は選択研磨途
中のウェーハの状態を示す断面図、第６図は一方のウェ
ーハのみを研磨する方法の一例を示す説明図、第７図は
２回目の研磨におけるウェーハ間でのばろつきを示す説
明図、第８図は２回目の研磨におけるウェー７１面内で
のばろつきを示す説明図、第９図は面粗さ及び研房ダメ
ージの低減化の方法を示す工程図、第１０図は従来の研
磨定盤を示す構成図、第１１図は従来における選択研磨
前のウェーハの状態を示す断面図、第１２図は従来にお
ける選択研磨途中のウェーハの状態を示す断面図、第１
３図は従来における選択研■後のウェーハの状態を示す
断面図である。 （１）、　　（５）はシリコンウエーノ＼、（２）は凸
部、（３）はＳｉｎ、膜、（４）は平坦化用の層、（６
）は貼り合せウェーハ、（７１）〜（７ｏ）は島状シリ
コン領域、（８）はＳＯＩ基板、 （１１）は硬質クロス、（１２）は上定盤、（１３）は
軟質クロス、（１４）は下定盤、（１５）は両面研磨機
、（１６）は加圧プレート、（１７）、　（１８）、　
（２５）、　（２６）　　は回転軸、（２１）はテンプ
レート、（２２）は内歯車、（２３）は平歯車である。 代　　理　　人 松　　隈　　秀　　盛 回内１研磨機 ２１テンアし一ト 第 図 第 ８ 区 手続補正書

Claims (1)

1. 【特許請求の範囲】 絶縁膜で分離された複数の島状半導体領域を有する半導
   体基板の製法において、 ２枚のウェーハを貼り合せた後に、この貼り合された２
   枚のウェーハを２つの研磨定盤間にその研磨基準面を自
   然状態にして挟むと共に、一方のウェーハのみを上記絶
   縁膜で仕切られた上記複数の島状半導体領域が露出する
   まで研磨することを特徴とする半導体基板の製法。