JPH0321031A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置、特にリセス段か２段に構或さ
れたゲート・リセス構造を有し、且つＴ型ゲート電極を
具えた電界効果トランシスタ及びその製造方法に関する
ものである。

（従来の技術） 第４図は従来の２段リセス構造およびＴ型ゲート電極を
具備した半導体装置の主要部の断面構造を示し、第３図
は第４図の半導体装置の製造工程を示す。第４図で、Ｇ
ａＡｓ基板（２）の上にはイオン注入その他の方法によ
り活性層（４）か形成され、該活性層（４）の上面には
幅かＷＧＳの上段ゲート・ソースリセス段（６）、幅が
ｗａｎの上段ゲート・ドレインリセス段（８）、および
幅がＷ６の下段リセス段（ｌＯ）が形成されている。下
段リセス段（１０）にはＴ型ゲート電極（１２）の先端
部（１４）が接触している。先端部（１４）の幅、つま
りゲート長は文．、上段リセス段（ｌ６）全体の幅はＷ
とする。また、一般にトランジスタの特性を向上させる
ためにＴ型ゲート電極（１２）か設けられる下段リセス
段（ｌＯ）はソース電極側にオフセットされ、Ｗａｓ　
＜　Ｗｃｏとなる位置関係で形成されている。

？に、第４図の半導体装置の製造方法を第３図によって
説明する。

第３図（ａ）に示すようにＧａＡｓ基板（２）　ｌにイ
オン注入その他の方法により活性層（４）を形成し、該
活性層（４）ｌにダミーゲート形成用窒化膜Ｎ（１８）
を堆積する。ダ載一ゲート形成用窒化膜（１８）上に上
段リセス段を形成するためのボシ型レシス｝−　（２０
）をパターニングする。

次に第３図（ｂ）に示すように、ボジ型レジスト（２０
）のパターンを利用してタミーゲー１〜形成用窒化膜（
１８）の一部を化学エッチングーで除去した後、活性層
（４）を同しく化学エッチンクてリセスエッチンク処理
して幅Ｗ′６のダミーゲート部（２２）と、幅Ｗ′６５
の上段ゲート・ソースリセス段形成用開口部（２４）と
、幅ｗ’ｃｏの上段ゲート・ドレインリセス段形成用開
口部（２６）とを形成する。この場合、ｗ’ｃｓ＜ｗ’
ｃｏとなるように上記各上段リセス段形成用開口部の寸
法か定■められている。

次に第３図（ｃ）に示すように前記ボジ型レジスト（２
０）とダミーゲート形成用窒化膜（ｌ８）とを除去した
後、表面に上記ダミーゲート部（２２）、上段ゲート・
ゾースリセス段形成用開口部（２４）、上段ゲート・ド
レインリセス段形成用開口部（２６）が形成された活性
層（４）上に窒化膜（２８）を形成する。さらに窒化膜
（２８）上にＴ型ゲート電極（１２）の頭部を形成する
ためのレジスト（３０）を形成し、該レジス｝−　（３
０）にＴ型ゲート電極頭部形成用開口郁（３２）を形成
する。

次に第３図（ｄ）に示すようにレジスト（３０）の開口
部（３２）より窒化膜（２８）を化学エッチンク等でエ
ッチングしてダミーゲート部（２２）の頭出し部（３４
）を露出させる。

次に第３図（ｅ）に示すように窒化膜（２８）をマスク
として活性層（２）を化学エッチング等でエッチングし
て幅Ｗ。の下段リセス部（１０）を形成し、これによっ
て同時に幅ＷａＳの上段ゲート・ソースリセス段（６）
と幅ＷＣＯの上段ゲート・ドレインリセス段（８）とか
形成される。これによって、上段リセス段（１６）全体
の幅かＷ、下段リセス段（１０）の幅かＷ６て、Ｗ６、
＜．Ｗａｎ　　の位置関係により、ゲート・ソース間隔
をゲート・トレイン間隔よりも狭くしたオフセット式の
２段ゲート・リセス構造が得られる。

次に第３図（ｆ）に示すようにＴ型ゲート電極（１２）
、ゲート金属（３８．１）　，　（３８ｂ’）を蒸着等
の方法て形成し、続いてリフ１〜オフ等の方法てゲー１
〜金属（３８ａ）　．　（３８ｂ）　．およびレジスト
（３０）を除去し、最後に窒化膜（２８）を化学エッチ
ングで除去する事によって第４図に示すゲート電極先端
部（１４）の長さか文、のオフセット式２段リセスＴ型
ケート電極構造の電界効果トランジスタが得られる。

〔発明が解決しようとする課題〕

従来の電界効果トランジスタは上記のように構成されて
いるので、Ｔ型ゲート電極（ｌ２）の頭部（４０）と活
性層（４）に形成された各上段リセス段（６）　．　（
８）との間の間隔が非常に狭くなり、このためこの間に
異物が残留すると耐圧が著しく低下し、また寄性容量が
大きくなり、電界効果トランジスタの信頼性、性能か低
下するという欠点かある。

この発明は、Ｔ型ゲート電極の頭部と活性層、特に上記
頭部と活性層の各上段リセス段との間のＩｌｌ隔を広く
することにより、上述のような従来の電界効果トランジ
スタの欠点を解消した電界効果トランシスタを提供する
ことを目的とする。

（課題を解決するための手段） この発明による電界効果トランジスタは、ダミーゲート
形戊用の窒化膜を薄く形成し、該窒化膜上に例えば他の
窒化膜からなる絶縁膜を堆積して，窒化膜と絶縁膜との
総厚みを厚くすることにより、ゲート長が短かく且つゲ
ート電極の頭部と活性層の各上段リセス段との間の間隔
を拡大して構威されている。

（作　　　用） この発明による電界効果トランジスタにおいては、ゲー
ト電極と活性層の各上段リセス段との間の間隔か従来の
電界効果トランジスタに比して窒化膜上に堆積される絶
縁膜の厚みに相当する分たけ広くなるから、耐圧向上、
寄性容量の減少か実現される。

〔実　施　例〕

以下、この発明の電界効果トランシスタの構造およびそ
の製造方法を第１図（ａ）乃至（ｆ）および第２図を参
照して説明する。

第１図（ａ）と第１図（ｂ）は第３図（ａ）　．　（ｂ
）と全く同様の工程で、従来と同様に幅Ｗ′６のダミー
ゲート部（２２）と、幅Ｗ’ＧＳの上段ゲート・ソース
リセス段形成用開口部（２４）と、幅Ｗ’ＧＯの上段ゲ
ート・ドレインリセス段形成用開口部（２６）とが形成
される。また、Ｗ’ＧＳとｗ’ａｎとの関係は従来と同
様にＷ’ｃｓ＜　Ｗ’ｃｏとなるように設定されている
。

次に第１図（Ｃ）に示すようにボシ型レジスト（２０）
を除去した後、ダジーゲ−１ヘ形成用窒化膜（ｌ８）を
犯すことのないエッチャントで化学エッチンクされる絶
縁膜として例えば別の窒化膜（４２）を上記の各上段リ
セス段形成用開口部（２４）、（２６）、およびダよー
ゲート形成用窒化膜（１８）上に堆積する。そして、窒
化膜（４２）上にＴ型ゲート電極（６０）（第２図）の
頭部を形成するためのレジスト（４４）を形成し、該レ
ジスト（４４）にＴ型ゲート電極頭部形成用開口部（４
６）を形成する。

次に第１図（ｄ）に示すようにレジスト（４４）の開口
１ｍ　（４６）を通して窒化膜（４２）を例えば化学エ
ッチングてエッチングして、夕くーゲート形成用窒化膜
（ｌ８）の頭出し部（４８）を露出させる。このとき、
ダミーゲート形成用窒化膜（１８）は犯されず、そのま
ま残る。

次に第ｌ図（ｄ）に示すダミーゲート形成用窒化脱（１
８）の頭出し部（４８）を化学エッチングで除去し、続
いて活性層（４）を化学エッチングでエッチンクして第
１図（ｅ）に示すような幅ｗＧの下段リセス段（１０）
を形成する。この下段リセス段（１ｏ）の形成と同時に
幅ＷａＳの上段ゲート・ソースリセス段（６）と幅ｗａ
ｎの上段ゲート・ドレインリセス段（８）とか形成され
る。

以上の工程により、上段リセス段（ｌ６）の全体の幅か
Ｗ、下段リセス段（１ｏ）の幅がｗＧで、且っｌｆＧｓ
＜Ｗａｎの位置関係により、ゲート・ソース間隔をゲー
ト・トレイン間隔よりも狭くしたオフセット式の２段ゲ
ートリセス構造が得られる。

次に第１図（ｆ）に示すようにＴ型ゲート電極（５０）
、ゲート金属（５２ａ）　，　（５２ｂ）を蒸着等の方
法て形成し、続いてリフトオフ等てゲート金属（５２ａ
）　．　（５２ｂ）　．　　レジスト（４４）を除去し
、最後に窒化膜（４２）とダミーゲート形成用窒化膜（
１８）とを除去すると、第２図に示すゲート長が文．の
先端部（１４）をもったＴ型ゲート電極（５０）を具え
たオフセット式２段リセスＴ型ゲート電極構造の電界効
果トランシスタが得られる。

４ｐ１　果） この発明によれば、Ｔ型ゲート電極（５０）の頭部（５
２）は、第ｌ図（Ｃ）の工程て堆積される例えば別の窒
化膜（４２）の厚みに相当する分たけ活性層（４）の各
上段リセス段（６）　．　（８）から一層遠く離れるか
ら、上記頭部（５２）と各上段リセス段（６）　．　（
８）との間に異物か残留しても、それによってリーク電
流が増大したり耐圧が低下することはなく，高耐圧で信
頼性の高い電界効果トランシスタを得ることができる。

また、上記のようにＴ型ゲート電極（５０）の頭部（５
２）か活性層（４）の各」＝段リセス段（６）　，　（
８）から一層遠く離れるため、寄生容量か著しく小さく
なり、高周波特性の良好な電界効果トランジスタを得る
ことができる。なお、上記別の窒化層（４２）の厚みは
、Ｔ型ゲート電極（５０）の頭部（５２）と活性層（４
）の各上段リセス段（６）　．　（８）との間に設ける
必要のある間隔に応して任意に設定し得ることは言う迄
もない。

【図面の簡単な説明】

第１図（ａ）乃至（ｆ）はこの発明による半導体装置の
製造方法を説明するための各製造段階における断面図、
第２図は第１図の製造段階を経て製造されたこの発明に
よる半導体装置の主要部の構造を示す断面図、第３図（
ａ）乃至（ｆ）は従来の半導体装置の製造方法を説明す
るための各製造段階における断面図、第４図は第３図の
製造段階を経て製造された従来の半導体装置の主要部の
構戊を示す断面図である。 ４・・・・活性層、６・・・・上段ゲート・ソースリセ
ス段、８・・・・上段ゲート・ドレインリセス段、１０
・・・・下段リセス段、１４・・・・先端部、１８・・
・・ダミーゲート形成用窒化膜、２４・・・・」二段ゲ
ート・ソースリセス段形成用開口部、２６・・・・−１
二段ゲート・１ヘレインリセス段形成用開口部、４２・
・・・絶縁膜、４４・・・・レジスト、４６・・・・Ｔ
型ゲート電極頭部形成用開口部、５０・・・・Ｔ型ゲー
ト電極。 代　　理　　人　　　大　　岩　　増　　雄１ｌ ｌ　２

Claims (2)

【特許請求の範囲】
1. （１）活性層上に形成された幅の広い上段ゲート・ソー
   スリセス段、上段ゲート・ドレインリセス段、およびソ
   ース電極側にオフセットして設けられた幅の狭い下段リ
   セス段と、先端部が前記下段リセス段に接触して設けら
   れた頭部が拡大したＴ型ゲート電極とからなり、特徴と
   して前記Ｔ型ゲート電極の拡大した頭部と上記各上段リ
   セス段との間の間隔を広くした半導体装置。
2. （２）活性層上に、予め形成されたダミーゲート形成用
   窒化膜を残して幅の広い上段ゲート・ソースリセス段形
   成用開口部および上段ゲート・ドレインリセス段形成用
   開口部を形成する工程と、上記幅の広い各上段リセス段
   形成用開口部およびダミーゲート形成用窒化膜上に、該
   窒化膜とエッチャントの異なる絶縁膜を堆積する工程と
   、上記絶縁膜上にＴ型ゲート電極の頭部を形成するため
   のパターンのＴ型ゲート電極頭部形成用開口部が設けら
   れたレジストを形成する工程と、上記Ｔ型ゲート電極頭
   部形成用開口部のパターンを利用して上記絶縁膜および
   ダミーゲート形成用窒化膜をそれぞれエッチャントで除
   去してソース電極側にオフセットされた幅の狭い下段リ
   セス段および上段ゲート・ソースリセス段、上段ゲート
   ・ドレインリセス段をそれぞれ形成する工程と、 上記Ｔ型ゲート電極頭部形成用開口部内に先端が上記幅
   の狭い下段リセス段に接触したＴ型ゲート電極を形成す
   る工程と、 上記レジスト、絶縁膜およびダミーゲート形成用窒化膜
   を除去する工程と、 からなる上記Ｔ型ゲート電極の拡大した頭部と上記活性
   層の上記各上段リセス段との間の間隔を広くした半導体
   装置の製造方法。