JPH0321079Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は、３相交流電源の負荷への供給を接
断制御する３相ソリツドステートリレー（以下３
相SSRと記す）に関するものである。

〔従来技術〕

従来、３相交流モータの駆動制御を行なう場合
には、メカニカルリレーである電磁開閉器を用
い、これを開閉制御することにより該モータへの
３相交流電源の供給を接断制御するようにしてい
た。ところが、この電磁開閉器は、その開閉頻度
が高い使用状況下では、その接点の摩耗が激しく
なり、寿命が短くなるという問題があつた。

ところで、従来、単相交流電源の負荷への供給
を接断制御するためのものとしては、半導体を用
いた無接点式の単相ソリツドステートリレー（以
下単相SSRと記す）があり、これは上記電磁開閉
器のような接点は必要ないものであり、従つて上
記接点の摩耗による寿命低下の問題は生じない。

第１図は上記単相SSRの半導体主素子回路８０
を示し、同図において、８１，８２は電源側、負
荷側主端子、８３，８４は第１、第２サイリス
タ、８５，８６は図示しない制御回路に接続され
る制御端子、８７，８８はそれぞれ抵抗８９、ダ
イオード９０からなる第１、第２ゲート補助回路
である。

そして上記制御回路に外部から印加される制御
信号が“Ｈ”のときは、上記制御端子８５，８６
間が短絡され、これにより単相交流の正の半サイ
クルにおいては、電源側主端子８１、第１ゲート
補助回路８７、制御端子８５，８６間、第２サイ
リスタ８４のゲート、負荷側主端子８２の経路で
補助電流が流れて第２サイリスタ８４がオンし、
これにより主電流が電源側主端子８１から第２サ
イリスタ８４を通って負荷側主端子８２に流れ、
また単相交流の負の半サイクルでは、同様にして
第２ゲート補助回路８８及び第１サイリスタ８３
が動作し、主電流が負荷側から第１サイリスタ８
３を通つて電源側に流れ、その結果負荷に単相電
力が供給されることとなる。

一方、上記制御信号が“Ｌ”のときは、上記制
御端子８５，８６間は開放状態となり、その結果
両サイリスタ８３，８４はオフのままで負荷には
単相電力は供給されない。従つてこの単相SSRを
用いれば、上記制御信号によつて単相電源の負荷
への供給を接断制御できることとなる。

このような従来の状況において、上記３相交流
電源の負荷への供給を接断制御する場合は、電磁
開閉器の代わりに上記単相SSRを組合せて３相
SSRを構成することによつて上記寿命低下の問題
を回避することが可能であると考えられる。

〔考案の概要〕

この考案は、かかる従来の状況において、上記
電磁開閉器における接点の摩耗による寿命低下と
いう問題を解消でき、さらには組立作業が簡単
で、かつ安全性を保証した３相SSRを提供するこ
とを目的としている。

即ち、この考案は、３相交流電源の負荷への供
給を接断する３つの半導体主素子回路と、該各主
素子回路を外部からの制御信号に応じてオン・オ
フ制御するための制御回路と、上記主素子回路を
異常高電圧から保護するためのアブソーバ回路と
を備えた３相SSRであつて、アブソーバ回路のケ
ースに半導体主素子回路と制御回路の両端子リー
ドの半田付け部分を覆うスカート部と、制御回路
を収容するケースと一体に形成され上記半導体主
素子回路の主端子板を囲むコ字状のバリアに嵌入
され、上記アブソーバ回路を収容するケースの位
置決めをするためのスカート部とを形成して、容
易に位置決めできるとともに、端子リードの半田
付け部分の露出を防止でき、しかも半田付けの作
業性が阻害されないようにしたものである。

〔考案の実施例〕

第２図ないし第６図は本考案の一実施例による
３相SSRを示す。第２図において、１は３相交流
電源、２は負荷である３相交流モータ、３は３相
交流電源１と３相交流モータ２とを接続する３相
ケーブル、４は３相ケーブル３の途中に介設され
た３相SSRである。

また第３図ないし第６図は上記３相SSRの詳細
な構造を示し、５は３相交流電源１の負荷２への
供給を接断する３つの半導体主素子回路（第１図
参照）とこれを封入固定したケース６とからなる
SSR本体、７ａ〜７ｃ及び７ｄ〜７ｆは電源１
（又は負荷２）及び負荷２（又は電源１）からの
３相ケーブル３の各線を接続するための半導体主
素子回路の主端子板、６ａ〜６ｆはケース６と一
体に形成され、上記主端子板７ａ〜７ｆを囲むコ
字状のバリアー、７ｇ，７ｈはバリアー６ａ〜６
ｆの間及びバリアー６ａ，６ｄの第３図左側方に
おいてケース６上に突設された半導体主素子回路
の制御端子リード（但し、図中には１組のみが現
れている）である。また８はSSR本体５上に搭載
され、半導体主素子回路を外部からの制御信号に
応じてオン・オフ制御する制御回路、８ａ，８ｂ
はケース６にねじ止めされ、制御信号が入力され
る制御回路８の入力端子リード、８ｃ，８ｄは半
導体主素子回路の制御端子リード７ｇ，７ｈと半
田付けされる制御回路８の出力端子リード（但
し、図中には１組のみが現れている）である。

また９は制御回路８上に搭載され、半導体主素
子回路をサージ電圧等の異常高電圧から保護する
ためのアブソーバ回路、１０はSSR本体５のケー
ス６にねじ止めされ、アブソーバ回路９を収容固
定するケース、１０ａ〜１０ｆはケース１０と一
体に形成され、SSR本体５のケース６のバリアー
６ａ〜６ｆ内に嵌入されてアブソーバ回路９の位
置決めを行なうスカート部、１０ｇ〜１０ｌはケ
ース１０と一体に形成され、制御回路８の出力端
子リード８ｃ，８ｄと半導体主素子回路の制御端
子リード７ｇ，７ｈとの半田付け部分を覆うスカ
ート部である。

以上のような構成になる本実施例の装置では、
まず、３相交流電源の負荷への供給を接断制御す
るものとして半導体を用いた３相SSRを構成した
ので、接点の摩耗による寿命低下の問題を解消で
きる。

またこのような３相SSRにおいて、アブソーバ
回路を単に制御回路上に搭載するとすると、制御
回路とアブソーバ回路との間の位置決めが困難で
あり、又半導体主素子回路の制御端子リードと制
御回路の出力端子リードの半田付け部分が外部に
露出し、危険であるという問題が生じ、このよう
な問題を解決するために制御回路側に位置決め手
段や被覆手段を設けるようにすると、今度は半田
付け作業が困難になるという問題が生じる。しか
るに本装置では、アブソーバ回路のケースのスカ
ート部とSSR本体のケースのバリアーとでアブソ
ーバ回路の位置決めを行なうようにしたので、ア
ブソーバ回路はこれを制御回路上に搭載したとき
に既に正確な位置に配置され、その結果組立が大
変簡単である。またアブソーバ回路の搭載前には
端子リードの接合すべき部分は露出しているの
で、はんだ付け作業は容易であり、又アブソーバ
回路の搭載後はそのケースのスカート部によつて
半田付け部分を覆うことができ、安全性を保証で
きる。

〔考案の効果〕

以上のように本考案によれば、３つの半導体主
素子回路により３相SSRを構成したので、従来の
電磁開閉器のような短寿命という問題を解消でき
るばかりでなく、該３相SSRにおいて、アブソー
バ回路のケースに端子リードの半田付け部分を覆
うスカート部と、制御回路を収容するケースと一
体に形成され上記半導体主素子回路の主端子板を
囲むコ字状のバリアに嵌入され、上記アブソーバ
回路を収容するケースの位置決めをするためのス
カート部とを形成したので、該ケースの位置決め
を容易に行なうことができるとともに、端子リー
ドの半田付け部分が露出するのを防止でき、さら
には半田付けの作業性が阻害されることがないと
いう効果がある。

【図面の簡単な説明】

第１図は従来の単相SSRの半導体主素子回路の
回路構成図、第２図は本考案の一実施例による３
相SSRの使用状態における電源及び負荷との接続
関係を示す回路図、第３図及び第４図は上記３相
SSRの平面図及び側面図、第５図ａ，ｂは第３図
のＡ−Ａ線断面図及びＢ−Ｂ線断面図、第６図は
上記３相SSRの分解斜視図である。 ５……SSR本体（半導体主素子回路）、８……
制御回路、９………アブソーバ回路、１０……ケ
ース、１０ａ〜１０ｆ，１０ｇ〜１０ｌ……スカ
ート部。なお図中同一符号は同一又は相当部分を
示す。

Claims (1)

1. 【実用新案登録請求の範囲】 ３相交流電源の負荷への供給を接断する３つの
   半導体主素子回路と、 該半導体主素子回路を外部からの制御信号に応
   じてオン・オフ制御する制御回路と、 上記主素子回路を異常高電圧から保護するため
   のアブソーバ回路とを備えた３相ソリツドステー
   トリレーであつて、 上記アブソーバ回路を収容するケースには上記
   制御回路の出力端子リードと上記主素子回路の制
   御端子リードとの接続部を覆うスカート部と、 上記制御回路を収容するケースと一体に形成さ
   れ上記半導体主素子回路の主端子板を囲むコ字状
   のバリアに嵌入され、上記アブソーバ回路を収容
   するケースの位置決めをするためのスカート部と
   が形成されていることを特徴とする３相ソリツド
   ステートリレー。