JPH03211839A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法

Info

Publication number
JPH03211839A
JPH03211839A JP2066749A JP6674990A JPH03211839A JP H03211839 A JPH03211839 A JP H03211839A JP 2066749 A JP2066749 A JP 2066749A JP 6674990 A JP6674990 A JP 6674990A JP H03211839 A JPH03211839 A JP H03211839A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
source
cap
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2066749A
Other languages
English (en)
Inventor
Chun-Woo Nam
南　春祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH03211839A publication Critical patent/JPH03211839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Peptides Or Proteins (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、化合物半導体装置及びその製造方法に係るも
ので、特に異種接合構造で構成されて高電子移動特性を
もつ化合物半導体装置及びその製造方法に係るものであ
る。
最近、情報通信社会に急速に発展していくにつれ、超高
速のコンビコータ、超高周波及び光通信に対する必要性
が一層増加している。しかし、既存の８１を利用した素
子としては、このような必要性を満足させるのに限界が
あるので、物質特性が優秀な化合物半導体に関する研究
が活発に行われている。前記化合物半導体の中でＧａＡ
ｓは高電子移動度（）ｌｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍ
ｏｂｉｌｉｔｙ）　、高電子速度、半絶縁性及び特性を
もっているので、Ｓｌに比べて高速動作、高周波、低雑
音及び低消費電力等の特性をもつ。
したがって、ＧａＡｓの優秀な物質特性を利用して低雑
音モノリシックマイクロ波ＩＣ及び超高速低消費電力デ
ィジタルＩＣを製作しようとする研究が活発に進行され
ている。
前記素子の中で高電子移動トランジスタ（ＨｉｇｈＥｌ
ｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏ
ｒ；　以下Ｆ（ＥＭＴという）は変調された電子を利用
して電界効果によって動作するもので、低雑音、高周波
及び高速特性をもつ。即ち、前記ＨＥＭＴはＮ−ＧａＡ
ｓ層、ＭＧａＡｓ層及びＮ″ＡＩ　Ｇ　ａ　Ａ　ｓ層を
薄膜で連続成長させた構造をもっており、前記Ｎ”　Ｍ
ＧａＡｓソース層で生成された電流ソースである電子は
イオン化されたドナーまたは不純物と共に存在するもの
ではなく、前記Ｎ−ＧａＡｓバッファ層とＡｉ　Ｇ　ａ
　Ａ　ｓスペーサ層との間に高濃度に形成されて電界効
果によって動作される。前記Ｎ″ＡＩ　Ｇ　ａ　Ａ　ｓ
ソース層のドーピング物質は一般的にＳｉを使用する。
ＨＥＭＴの低雑音及び高周波特性はトランスコンダクタ
ンスｇ、が大きい程向上する。ところが、前Ｓ己トラン
スコンダクタンスはソース抵抗が減少させられることに
より増加するため、ソース抵抗を減少させるのが大切で
ある。
第１図は一般的なＨＥＭＴの構造を示す垂直断面図で、
この構造を説明する。
半絶縁性ＧａＡｓ基板１の全表面にＮ−ＧａＡｓバッフ
ァ層２　、Ａ’ＧａＡｓスペーサ層３及びＮ”　Ａ１７
ＧａＡｓ　７−ス層４が積層されている。前とＮ″Ａｉ
ｉ！　Ｇ　ａ　Ａ　ｓソース層４の露出表面の所定部分
にゲート電極８が形成されており、前記所定部分を除外
したＮ″Ａｊ７　Ｇ　ａ　Ａ　Ｓソース層４の上部にＮ
″ＧａＡｓＧａＡｓキャップ層５−ス及びドレイン電極
６，７が形成されている。前記ソース及びドレイン電極
６，７は前記Ｎ″ＧａＡｓＧａＡｓキャップ層接触をな
しており、Ｎ″ＧａＡｓＧａＡｓソース層４子を発生さ
せる。
また、前記Ａｉ？ＧａＡＳスペーサ層３はＮ′″ＡｌＧ
ａＡｓ７−スＮ４で発生された二次元電子の移動度を増
加させる役割をし、Ｎ−ＧａＡｓバッファ層２は二次元
電子が界面電位井戸（Ｐｏｔｅｎｔｉａｌ　Ｗｅｌｌ）
に制限されて走行される活性層に使用される。しかし、
第１図に図示した一般的なＨＥＭＴはＮ″Ａ１Ｇ　ａ　
Ａ　ｓソース層４　、ＡｆｆＧａＡｓスペーサ層３とＮ
−ＧａＡｓバッファ層２との間の障壁抵抗と、前記Ｍ、
Ｇ　ａ　Ａ　ｓスペーサ層３及びＮ″ＡＩ　Ｇ　ａ　Ａ
　ｓソース層４のバルク抵抗からなるソース抵抗によっ
て低雑音と高周波特性が悪くなる問題点があった。
前記のような問題点、即ちソース抵抗を減少させるため
にイオンを注入したＨＥＭＴが知られている。
第２図は従来のイオン注入によるＨＥＭＴの構造を示す
垂直断面図である。第２図の構造は第１図の構造にイオ
ン注入領域９をもっと形成したもので同一の参照番号は
同一の構成及び同一の部分を示す。
前記ＨＥＭＴの構造方法を簡単に説明する。
半絶縁特性ＧａＡｓ基板１の表面上に分子線エピタキシ
ー　（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｂｐｉｔａｘｙ
；　以下ＭＢＥという）法または金属有機化学蒸着（Ｍ
ｅｔａｌ　ＯｒｇａｎｉｃＣｈｅｍｉｃａｌ　Ｖａｐｏ
ｒ　Ｄｅｐｏｓｉｔｉｏｎ；以下ＭＯＣＶＯという）法
によってＮ−ＧａＡｓバッファ層２　、Ａ１．ＧａＡｓ
スペーサ層３、Ｎ′″ＡＩ　Ｇ　ａ　Ａ　ｓソース層４
及びＮ”　ＧａＡｓキャップ層５を順次的に形成する。
その後、ゲート領域を除外し８１等の不純物をバッファ
層２の一部分の深さまでイオンを注入し、焼なまし工程
を経てイオン注入領域９を形成する。その後、前記Ｎ″
ＧａＡｓキャップ層５０表面上にソース及びドレイン電
極６．７を形成する。前記工程後、前記イオン注入領域
９が形成されなかった所定部分のＮ゛ＧａＡｓＧａＡｓ
キャップ層５を経て除去してＮ゛ＡＩ　Ｇ　ａ　Ａ　ｓ
ソース層４を露出させゲート電極８を形成する。
上記のように形成されたＨ　Ｅ　Ｍ　Ｔ　ＩｉＮ″Ｇａ
Ａｓキャップ層とこのキャップ層の下部のＮ″ＡｌＧ　
ａ　Ａ　ｓソース層、ＡＩ　Ｇ　ａ　Ａ　ｓスペーサ層
及びＮ−ＧａＡｓバ”／７７層の一部分に形成されたイ
オン注入領域によってソース抵抗が減少させられる。し
かし、イオン注入領域を形成するときの焼なまし工程に
よってＮ゛ＡＩ　Ｇ　ａ　Ａ　ｓソース層のイオン化さ
れたドナーがＩｄｌ　Ｇ　ａ　Ａ　ｓスペーサ層とＮ−
ＧａＡｓバッファ層との間に高濃度に形成された二次元
電子層に拡散されて電子移動度を減少させるので、低雑
音及び高周波特性が悪くなる問題点があった。
したがって、本発明の第１の目的は上記のような従来技
術の問題点を解決するためにキャップ層を二次元電子層
と直接接触させるようにすることによりソース抵抗を減
少させ得る新たな構造の化合物半導体素子を提供するこ
とにある。
また、本発明の第２の目的は上記のような化合物半導体
装置の製造方法を提供することにある。
上記第１の目的を達成するために本発明は半絶縁性化合
物半導体基板； 前記基板上に、この基板と同種の化合物半導体で形成さ
れた第１伝導型のバッファ層；前記バッファ層上に相互
に一定の間隔を置いて分離されてこのバッファ層と同種
の化合物半導体で形成された第１伝導型の第１及び第２
キャップ層； 前記第１及び第２キャップ層の各々にキャップ層とオー
ム接触を形成する第１及び第２電流電極；前記第１及び
第２キャップ層との間の前記バッファ層上にこのバッフ
ァ層とは異なる化合物半導体で形成されたスペーサ層； 前記スペーサ層上にこのスペーサ層と同種の化合物半導
体で形成された第１伝導型のソース層；そして、 前記ソース層上にこのソース層とショットキー接触を形
成する割引電極を具備してなることを特徴とする。
また、上記第２の目的を達成するた袷に本発明は相異な
る種類の化合物半導体層の界面でこれらの物質の親和力
差によって界面ポテンシャル井戸に二次元電子層を形成
する化合物半導体素子の製造方法において、 半絶縁性の化合物半導体基板上に同種の化合物半導体で
あるバッファ層を結晶成長させる工程；前記バッファ層
上にこのバッファ層と異なる化合物半導体であるスペー
ス層及び第１伝導型のソース層を順次的に結晶成長させ
る工程；前記スペース層及びソース層、そして前記バッ
ファ層の一部の深さまでメサ構造を形成するために蝕刻
する工程； 前記メサ構造及び露出されたバッファ層上にこのバッフ
ァ層と同種の化合物半導体である第１伝導型のキャップ
層を結晶成長させる工程；前記メサ構造の左、右側の前
記キャップ層上に各々第１及び第２電流電極を形成する
工程；前記メサ構造の上面を露出させるための開校を形
成するために前記キャップ層を蝕刻する工程；そして、 前記開口内に露出されたソース層上に前記キャップ層と
隔離されるように制御電極を形成する工程からなること
を特徴とする。
以下、添付図面を参照して本発明の望ましい１実施例を
詳細に説明する。
第３図は本発明によるＨ　Ｅ　Ｍ　Ｔの垂直断面図であ
る。
第３図において、半絶縁性ＧａＡｓ基板１１上にＮＧａ
Ａｓバッファ層１３が結晶成長により形成される。
前記Ｎ−ＧａＡｓバッファ層１３は所定部分が突出させ
られたメサ（ＭｅＳａ）　構造に形成される。前記ＮＧ
ａＡｓバッファ層１３の突出部分の表面上にＭ　Ｇ　ａ
　Ａ　ｓスペーサ層１５とＮ−ＡｌＧａＡｓソース層１
７が結晶成長により形成される。前記メサ構造の左右側
のバッファ層１３上にはＮ−ＧａＡｓキャップ層１９が
形成される。
また、前記Ｎ−ＧａＡｓキ＋ツブ層１９は前記ＡｌＧ　
ａ　Ａ　ｓスペーサ層１５の側面と接触させられる。前
記各Ｎ−ＧａＡｓキャップ層１９の上部にはこのキャッ
プ層とオーム接触をなす第１及び第２電流極性、即ちソ
ース及びドレイン電極２１．２３が形成され、Ｎ−Ａｌ
ＧａＡｓソース層１７の露出させられた表面上にはこの
ソース層とショットキー接触をなす制御電極、即ちゲー
ト電極２５が形成される。
上述の構造のＨＥＭＴはゲート電極２５に電圧を印加す
るとＮ−ＡｌＧａＡｓソース層１７のドナーがイオン化
されて二次元電子が発生させられ、この発生した二次元
電子は前記ＡＩ　Ｇ　ａ　Ａ　ｓスペーサ層１５とＮ−
ＧａＡｓバッファ層１３の界面に高濃度の二次元電子層
が形成されるので、ソース電極２１とドレイン電極２３
との間の電圧差によってＮ−ＧａＡｓバッファ層１３０
表面に形成されるチャンネルを通じて二次元電子が不純
物による散乱なしに高速に移動させられる。また、Ｎ−
Ａ３ＧａＡｓソース層１７及びＭ　Ｇ　ａ　Ａ　ｓスペ
ーサ層１５をゲート領域にのみ局限させるのでソース及
びドレイン電極２１．２３の下部にはＮ″ＧａＡｓキャ
ップ層１９のみ層成９れて、このキャップ層１９と二次
元電子層が直接接触させられる。したがって、従来技術
（第１図及び第２図参照）　のＮ″ＡＩ　Ｇ　ａ　Ａ　
ｓソース層、ＡＩ　Ｇ　ａ　Ａ　ｓスペーサ層とＮ−Ｇ
ａＡｓバ”／７７層との間の伝導帯の不連続による障壁
抵抗と、このＮ−ＡｆｆＧａＡｓ７−ス層とＡｉ’Ｇａ
Ａｓスペーサ層の自体抵抗が消えるようになるのでソー
ス抵抗が減少させられる。したがって、ＨＥＭＴの伝達
コンダクタンスが向上させられ、閾電圧を低くすること
ができる。
第４八〜Ｃ図は前述の第３図の製造工程を示す断面図で
ある。
第４Ａ図を参照すると、半絶縁性ＧａＡｓ基板１１上に
不純物濃度がｌＸｌ０Ｉ４／ｃｔｌ以下であり、厚さが
Ｑ、５〜２μｍであるＮ−ＧａＡｓ層と、厚さ３０〜１
００人であるＭＩ　Ｇ　ａ　Ａ　ｓ層と、不純物濃度Ｉ
　ＸＩＯ”　〜３　ＸＩＯ”／ｃｄであり、厚さ３ＱＯ
〜５００　ＡのＮ”　Ａ’ＧａＡｓ層をＭＢＥまたはＭ
ＯＣＶＤ法によって順次的に形成する。このとき、前記
不純物はＳ！を利用する。その後、所定部分にメサパタ
ーンを形成するために通常の写真方法によってＮ”　Ｍ
ＧａＡｓ層とＡＩ　Ｇ　ａ　Ａ　ｓ層を順次的に蝕刻し
てＮ”　Ａ１ＧａＡｓソース層１７とＡｌＧａ＾Ｓスペ
ーサ層１５を形成する。このとき、蝕刻は乾式または湿
式の方法で並行して前記Ｎ−ＧａＡｓ層も所定の厚さに
蝕刻されてＮ−ＧａＡｓバッファ層１３を形成する。　
Ｎ−ＧａＡｓバ”／７７層１３はＡＩ　Ｇ　ａ　Ａ　ｓ
スペーサ層１５の下部に突出されるように形成してソー
ス−ドレイン電流通路を容易に形成し得るようにする。
第４Ｂ図を参照すると、前記露出されたＮ−ＧａＡｓバ
ッファ層１３とＮ″／Ｉｊ７ＧａＡｓソース層１７上に
前述のＭＢＥまたはＭＯＣＶＤ方法によって表面が平塩
化されうる約３μｍ程度の厚さのＮ″ＧａＡｓ層を形成
する。その次に前記Ｎ″ＧａＡｓ層の表面上にリフトオ
フ（Ｌｉｆｔ　０ｆｆ）法によって前記Ｎ”　ＡＩ！Ｇ
ａＡｓ７−ス層１７の上部を層外７た残りの部分にソー
ス及びドレイン電極２１．２３を形成する。ソース及び
ドレイン電極２１．２３はオーミック（Ｏｈｍｉｃ）　
　金属、例えばＡｕＧｅ／Ｎｉ／＾Ｕで形成する。継続
して前記Ｎ″ＭＧａＡｓＭＧａＡｓソース層Ｎ″ＧａＡ
ｓキャップ層１９を写真工程によって除去して開口２４
を形成する。
その次に露出されたＮ″ＡＩ　Ｇ　ａ　Ａ　ｓソース層
１７上にゲート電極２５を形成すると第４Ｃ図のような
構造になる。このとき、前記ゲート電極２５はショット
キー金属、例えばＴｉ／Ｐｔ／Ａｕで形成される。
上述のようにＮ′″／Ｉｊ７　Ｇ　ａ　Ａ　ｓソース層
及びＡｌＧａＡＳスペーサ層をゲート領域にのみ形成さ
せ、ソース及びドレイン領域にはＮ″ＧａＡｓＧａＡｓ
キャップ層ａＡｓバッファ層に形成させてキャップ層が
バッファ層の表面に形成される二次元電子層と直接接触
させられるようにすることにより、ソース抵抗を減少さ
せうるので低雑音及び高周波特性を向上させる利点があ
る。
【図面の簡単な説明】
第１図は従来の一般的なガリウム砒素高電子移動トラン
ジスタの断面図、第２図は従来のイオン注入によるガリ
ウム砒素高電子移動トランジスタの断面図、第３図は本
発明によるガリウム砒素高電子移動トランジスタの断面
図、第４Ａ−Ｃ図は第３図のガリウム砒素高電子移動ト
ランジスタの製造過程を示す工程順序図である。 １１；半絶縁性ＧａＡｓ基板 １３　：　Ｎ−ＧａＡｓバ”／７７層 １５　：　ＡｌＧａＡｓスヘ−サＨ １７：Ｎ″″＃ＧａＡｓ　７−　ス層 １９：Ｎ″ＧａＡｓキャップ層 ２１．２３：ソース及びドレイン電極 ２４：開口 ２５：ゲート電極

Claims (1)

  1. 【特許請求の範囲】 １、半絶縁性化合物半導体基板； 前記基板上に、この基板と同種の化合物半導体で形成さ
    れた第１伝導型のバッファ層； 前記バッファ層上に相互に一定の間隔を置いて分離され
    てこのバッファ層と同種の化合物半導体で形成された第
    １伝導型の第１及び第２キャップ層； 前記第１及び第２キャップ層の各々にキャップ層とオー
    ム接触を形成する第１及び第２電流電極； 前記第１及び第２キャップ層との間の前記バッファ層上
    にこのバッファ層とは異なる化合物半導体で形成された
    スペーサ層； 前記スペーサ層上にこのスペーサ層と同種の化合物半導
    体で形成された第１伝導型のソース層；そして、 前記ソース層上にこのソース層とショットキー接触を形
    成する制御電極を具備してなることを特徴とする化合物
    半導体素子。 ２、前記基板はＧａＡｓ化合物半導体であり、スペーサ
    層はＡｌＧａＡｓ化合物半導体であることを特徴とする
    請求項１に記載の化合物半導体素子。 ３、前記第１伝導型はＮ型であることを特徴とする請求
    項２に記載の化合物半導体素子。 ４、前記スペーサ層及びソース層は前記バッファ層上に
    メサ構造で形成されたことを特徴とする請求項１に記載
    の化合物半導体素子。 ５、前記第１及び第２キャップ層は前記メサ構造の傾斜
    側面を被うように形成されたことを特徴とする請求項４
    に記載の化合物半導体素子。 ６、相互に異なる種類の化合物半導体層の界面において
    これらの物質の親和力差によって界面ポテンシャル井戸
    に二次元電子層を形成する化合物半導体素子の製造方法
    において、 半絶縁性の化合物半導体基板上に同種の化合物半導体で
    あるバッファ層を結晶成長させる工程； 前記バッファ層上にこのバッファ層と異なる化合物半導
    体であるスペース層及び第１伝導型のソース層を順次的
    に結晶成長させる工程；前記スペース層及びソース層、
    そして前記バッファ層の一部の深さまでメサ構造を形成
    するために蝕刻する工程； 前記メサ構造及び露出されたバッファ層上にこのバッフ
    ァ層と同種の化合物半導体である第１伝導型のキャップ
    層を結晶成長させる工程；前記メサ構造の左、右側の前
    記キャップ層上に各々第１及び第２電流電極を形成する
    工程；前記メサ構造の上面を露出させるための開校を形
    成するために前記キャップ層を蝕刻する工程；そして、 前記開口内に露出されたソース層上に前記キャップ層と
    隔離されるように制御電極を形成する工程からなること
    を特徴とする化合物半導体素子の製造方法。 ７、前記基板はＧａＡｓ化合物半導体であり、前記スペ
    ース層はＡｌＧａＡｓ化合物半導体であることを特徴と
    する請求項６に記載の化合物半導体素子の製造方法。 ８、前記第１伝導型はＮ型であることを特徴とする請求
    項７に記載の化合物半導体素子の製造方法。 ９、前記メサ構造を形成するための蝕刻工程を乾式また
    は湿式の蝕刻工程にすることを特徴とする請求項６に記
    載の化合物半導体素子の製造方法。
JP2066749A 1989-12-31 1990-03-15 化合物半導体装置及びその製造方法 Pending JPH03211839A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20733 1989-12-31
KR1019890020733A KR910013568A (ko) 1989-12-31 1989-12-31 화합물 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
JPH03211839A true JPH03211839A (ja) 1991-09-17

Family

ID=19294785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2066749A Pending JPH03211839A (ja) 1989-12-31 1990-03-15 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
JP (1) JPH03211839A (ja)
KR (1) KR910013568A (ja)
DE (1) DE4007896A1 (ja)
FR (1) FR2656740A1 (ja)
GB (1) GB2239557A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444328A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US11515410B2 (en) 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
CN115440590B (zh) * 2021-06-02 2025-09-23 苏州晶湛半导体有限公司 半导体器件及半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
JPS62204578A (ja) * 1986-03-04 1987-09-09 Nec Corp 電界効果トランジスタの製造方法
JPS62209865A (ja) * 1986-03-10 1987-09-16 Nec Corp 半導体装置の製造方法
JPS63308965A (ja) * 1987-06-11 1988-12-16 Toshiba Corp ヘテロ接合電界効果トランジスタ
JPS63318165A (ja) * 1987-06-22 1988-12-27 Hitachi Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3279795D1 (en) * 1981-04-23 1989-08-03 Fujitsu Ltd High electron mobility semiconductor device
NL8500218A (nl) * 1985-01-28 1986-08-18 Philips Nv Halfgeleiderinrichting met tweedimensionaal ladingsdragergas.
JPS62232170A (ja) * 1986-04-02 1987-10-12 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JP2541228B2 (ja) * 1987-07-31 1996-10-09 ソニー株式会社 高電子移動度トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
JPS62204578A (ja) * 1986-03-04 1987-09-09 Nec Corp 電界効果トランジスタの製造方法
JPS62209865A (ja) * 1986-03-10 1987-09-16 Nec Corp 半導体装置の製造方法
JPS63308965A (ja) * 1987-06-11 1988-12-16 Toshiba Corp ヘテロ接合電界効果トランジスタ
JPS63318165A (ja) * 1987-06-22 1988-12-27 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Also Published As

Publication number Publication date
GB2239557A (en) 1991-07-03
KR910013568A (ko) 1991-08-08
FR2656740A1 (fr) 1991-07-05
GB9005732D0 (en) 1990-05-09
DE4007896A1 (de) 1991-07-11

Similar Documents

Publication Publication Date Title
US6797994B1 (en) Double recessed transistor
US4916498A (en) High electron mobility power transistor
US6184547B1 (en) Field effect transistor and method of fabricating the same
JP3376078B2 (ja) 高電子移動度トランジスタ
JP3377022B2 (ja) ヘテロ接合型電界効果トランジスタの製造方法
JPH06236898A (ja) 電界効果トランジスタ
US5336626A (en) Method of manufacturing a MESFET with an epitaxial void
JPH0684957A (ja) 高電子移動度電界効果半導体装置
JPH03211839A (ja) 化合物半導体装置及びその製造方法
US5900641A (en) Field effect semiconductor device having a reduced leakage current
US5945695A (en) Semiconductor device with InGaP channel layer
JP2000208753A (ja) 半導体装置とその製造方法
JPH03241840A (ja) 半導体装置及びその製造方法
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JP2504782B2 (ja) 電界効果トランジスタの製造方法
JPH0810701B2 (ja) 接合型電界効果トランジスタの製造方法
JPS61260679A (ja) 電界効果トランジスタ
JPH1098057A (ja) 電界効果トランジスタ
JPS6068661A (ja) 半導体装置
JP2894801B2 (ja) 半導体トランジスタおよびその製造方法
KR0149943B1 (ko) 고전자 이동도 트랜지스터의 제조방법
JPH0763094B2 (ja) 半導体装置及びその製造方法
JPH05275464A (ja) 化合物半導体集積回路装置の製造方法
JPH06302625A (ja) 電界効果トランジスタおよびその製造方法
JPH06163598A (ja) 高電子移動度トランジスタ