JPH03218038A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH03218038A JPH03218038A JP2013416A JP1341690A JPH03218038A JP H03218038 A JPH03218038 A JP H03218038A JP 2013416 A JP2013416 A JP 2013416A JP 1341690 A JP1341690 A JP 1341690A JP H03218038 A JPH03218038 A JP H03218038A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bumps
- mounting
- board
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07221—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07221—Aligning
- H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣチップ等の半導体素子の表面に突出して
形成されたバンプを実装基板上の電極端子に直接接続（
フェースダウンボンディング）して半導体素子を実装基
板上に実装する方法に関する。
形成されたバンプを実装基板上の電極端子に直接接続（
フェースダウンボンディング）して半導体素子を実装基
板上に実装する方法に関する。
ＩＣチップ等の半導体素子を実装基板上に実装する場合
に、半導体素子の電極パッド上に凸状のバンプを形成し
、このバンプを実装基板上に形成されている電極端子上
に直接接続することが行われている。
に、半導体素子の電極パッド上に凸状のバンプを形成し
、このバンプを実装基板上に形成されている電極端子上
に直接接続することが行われている。
実装基板上の電極端子は、従来、平坦に形成されていた
。このため、半導体素子上のバンプを実装基板上の電極
端子に正確に位置合せしなければ、バンプ材料や予備ハ
ンダが電極端子の周辺部にはみ出し、隣接する電極端子
同士を短絡させるおそれがあった。
。このため、半導体素子上のバンプを実装基板上の電極
端子に正確に位置合せしなければ、バンプ材料や予備ハ
ンダが電極端子の周辺部にはみ出し、隣接する電極端子
同士を短絡させるおそれがあった。
また、半導体素子の集積度が高くなるほど、実装基板上
に形成される電極端子のサイズ及びピッチ間隔は小さく
なる。このため、高集積化が進むほどバンプと電極端子
とを非常に高い精度で位置合せする必要が生ずる。
に形成される電極端子のサイズ及びピッチ間隔は小さく
なる。このため、高集積化が進むほどバンプと電極端子
とを非常に高い精度で位置合せする必要が生ずる。
しかし、そのような高い精度での位置合せには、それな
りの時間が必要であり、実装に要する時間が長くなると
共に、高精度で高価な位置合せ装置を必要とする。この
ため、実装コストが高いものとなっていた。
りの時間が必要であり、実装に要する時間が長くなると
共に、高精度で高価な位置合せ装置を必要とする。この
ため、実装コストが高いものとなっていた。
そこで、上述の事情に鑑み、本発明は実装に要する時間
を短縮すると共に、実装コストを低減することを目的と
している。
を短縮すると共に、実装コストを低減することを目的と
している。
上述の目的を達成するため、本発明による半導体素子の
実装方法においては、実装基板上の電極端子に半導体素
子上のバンプの頂部を受容する凹部を形成すると共に、
この四部の少なくとも中央部に低融点金属を配しておき
、実装基板を加熱すると共に、実装基板の表面に冷却用
ガスを吹き付けることとしている。
実装方法においては、実装基板上の電極端子に半導体素
子上のバンプの頂部を受容する凹部を形成すると共に、
この四部の少なくとも中央部に低融点金属を配しておき
、実装基板を加熱すると共に、実装基板の表面に冷却用
ガスを吹き付けることとしている。
このようにすることにより、大まかな位置合せ後に半導
体素子を実装基板に押し付けるだけで、半導体素子上の
バンプが実装基板上の電極端子に対して高精度に位置合
せされる。さらに、電極端子の四部の中央部の低融点金
属だけを溶融させることができ、溶融した低融点金属の
表面張力により半導体素子上のバンプが実装基板上の電
極端子の中央部に誘導され、バンプと電極端子とがより
高精度に位置合せされる。
体素子を実装基板に押し付けるだけで、半導体素子上の
バンプが実装基板上の電極端子に対して高精度に位置合
せされる。さらに、電極端子の四部の中央部の低融点金
属だけを溶融させることができ、溶融した低融点金属の
表面張力により半導体素子上のバンプが実装基板上の電
極端子の中央部に誘導され、バンプと電極端子とがより
高精度に位置合せされる。
以下、本発明の実施例について第１図〜第３図を参照し
つつ、説明する。
つつ、説明する。
第１図は本発明が適用される実装基板とその電極端子に
対して大まかに位置合せされた半導体素子とを示してお
り、第２図は半導体素子上のバンプが第１図に示した状
態から実装基板上の電極端子の中央部に移動する途中の
状態を示しており、第３図は実装後の状態を示している
。
対して大まかに位置合せされた半導体素子とを示してお
り、第２図は半導体素子上のバンプが第１図に示した状
態から実装基板上の電極端子の中央部に移動する途中の
状態を示しており、第３図は実装後の状態を示している
。
図示したように、半導体素子１にはその表面から突出し
て複数のバンプ２が形成されている。
て複数のバンプ２が形成されている。
他方、半導体素子１が実装される実装基板３には、半導
体素子１上のバンプ２に対応して複数の電極端子５が形
成されている。この電極端子５はその表面にバンプ２の
少なくとも頂部を受容する凹部４を有している。この凹
部４は外周部から中心部に向かって徐々に深くなるよう
に形成されており、該中心部が最も深くなっている。電
極端子５は、例えば次のようにして形成される。まず、
実装基板３の電極端子５が形成される部分に窪みを形成
する。この窪みは半導体素子１上に形成されて．いるバ
ンプ２の少なくとも頂部（図では下端部）を受容し得る
程度の大きさに形成される。そして、この窪みに選択的
に金属メッキや真空蒸着等を施して電極端子５が形成さ
れる。このようにして形成された電極端子５は、その表
面にバンプ２の少なくとも頂部を受容する凹部４を有す
ることとなる。なお、電極端子５は中央部５ａとその外
周部５ｂとが別々に形成され、中央部５ａは外周部５ｂ
を形成する金属よりも融点が低い金属で形成されている
。本実施例では、中央部５ａをＡ ｕ ／ ２ ０％Ｓ
ｎの合金で形成し、外周部５ｂをＡｕで形成している。
体素子１上のバンプ２に対応して複数の電極端子５が形
成されている。この電極端子５はその表面にバンプ２の
少なくとも頂部を受容する凹部４を有している。この凹
部４は外周部から中心部に向かって徐々に深くなるよう
に形成されており、該中心部が最も深くなっている。電
極端子５は、例えば次のようにして形成される。まず、
実装基板３の電極端子５が形成される部分に窪みを形成
する。この窪みは半導体素子１上に形成されて．いるバ
ンプ２の少なくとも頂部（図では下端部）を受容し得る
程度の大きさに形成される。そして、この窪みに選択的
に金属メッキや真空蒸着等を施して電極端子５が形成さ
れる。このようにして形成された電極端子５は、その表
面にバンプ２の少なくとも頂部を受容する凹部４を有す
ることとなる。なお、電極端子５は中央部５ａとその外
周部５ｂとが別々に形成され、中央部５ａは外周部５ｂ
を形成する金属よりも融点が低い金属で形成されている
。本実施例では、中央部５ａをＡ ｕ ／ ２ ０％Ｓ
ｎの合金で形成し、外周部５ｂをＡｕで形成している。
このように形成された実装基板３に対して、半導体素子
１を実装する場合、半導体素子１上のバンプ２と実装基
板３上の電極端子５との位置合せが図示しない位置合せ
装置により行われるが、この位置合せは、第１図に示し
たように、バンプ２の頂部が電極端子５の凹部４内から
はみ出さない程度の大まかな位置合せで足りる。なぜな
ら、バンプ２の頂部が電極端子５の凹部４内に納まる範
囲内に位置合せされていれば、この位置合せの後に半導
体素子１を実装基板３に対して軽く押し付けることによ
り、バンプ２は電極端子５の凹部４の表面に沿って案内
され、凹部４の中心部に向かって自動的に移動するから
である。しかしながら、バンプ２と電極端子５の間には
摩擦力が作用するため、第２図に示したように、バンプ
２は電極端子５の中心から若干ずれた位置にて停止して
しまう。このバンプ２が停止する位置を含むように低融
点金属で電極端子５の中央部５ａを形成しておけば、実
装基板３をホットプレート６等により加熱し電極端子５
の中央部５ａを溶融させることにより、溶融した金属の
表面張力がバンプ２に作用し、この表面張力によりバン
プ２はさらに電極端子５の中心部に向かって誘導される
。したがって、第３図に示したように、非常に高い精度
でバンプ２が電極端子５の中心部に位置合せされる。な
お、表面張力は溶融金属の表面積をできるだけ小さくす
るように作用する。したがって、この表面張力により半
導体素子１上の各バンプ２と実装基板３上の各電極端子
５との総合的な位置ズレが最小となるように、半導体素
子１は実装基板３に対して位置合せされる。
１を実装する場合、半導体素子１上のバンプ２と実装基
板３上の電極端子５との位置合せが図示しない位置合せ
装置により行われるが、この位置合せは、第１図に示し
たように、バンプ２の頂部が電極端子５の凹部４内から
はみ出さない程度の大まかな位置合せで足りる。なぜな
ら、バンプ２の頂部が電極端子５の凹部４内に納まる範
囲内に位置合せされていれば、この位置合せの後に半導
体素子１を実装基板３に対して軽く押し付けることによ
り、バンプ２は電極端子５の凹部４の表面に沿って案内
され、凹部４の中心部に向かって自動的に移動するから
である。しかしながら、バンプ２と電極端子５の間には
摩擦力が作用するため、第２図に示したように、バンプ
２は電極端子５の中心から若干ずれた位置にて停止して
しまう。このバンプ２が停止する位置を含むように低融
点金属で電極端子５の中央部５ａを形成しておけば、実
装基板３をホットプレート６等により加熱し電極端子５
の中央部５ａを溶融させることにより、溶融した金属の
表面張力がバンプ２に作用し、この表面張力によりバン
プ２はさらに電極端子５の中心部に向かって誘導される
。したがって、第３図に示したように、非常に高い精度
でバンプ２が電極端子５の中心部に位置合せされる。な
お、表面張力は溶融金属の表面積をできるだけ小さくす
るように作用する。したがって、この表面張力により半
導体素子１上の各バンプ２と実装基板３上の各電極端子
５との総合的な位置ズレが最小となるように、半導体素
子１は実装基板３に対して位置合せされる。
しかしながら、実装基板３をホットプレート６等により
加熱する場合、その温度管理は非常に難しい。このため
、実装基板３の加熱により電極端子５全体が溶融してし
まったり、電極以外の配線部までが溶融してしまうこと
がある。このように、電極端子５の中央部５ａ以外の部
分までが溶融してしまうと、表面張力が上述したように
作用しなくなり、バンプ２が電極端子５の凹部中央部に
納まらなくなったり、溶融した電極材料がはみ出して隣
接する電極同士を短絡させてしまうおそれがある。これ
を防止するため、本発明においては、実装基板３を加熱
しながら、実装基板３の電極端子５が形成されている表
面に冷却用のガスを吹き付けることとしている。このよ
うに、ガスを吹き付け実装基板表面を冷却することによ
り、実装基板３の表層における温度勾配を大きくするこ
とができる。この場合に、電極端子５の中央部５ａは窪
んでいるので、冷却ガスが当たり難く、また、温度勾配
の高温側に位置しているので、電極端子５はその凹部中
央部のみが他の部分に比較して高温になる。したがって
、電極端子５の中央部５ａの低融点金属のみが確実に溶
融され、その表面張力によりバンプ２が電極端子５の中
心部に向かって確実に誘導される。なお、冷却用ガスと
しては、Ｎ２ガス等の不活性ガスを用いることが好まし
い。
加熱する場合、その温度管理は非常に難しい。このため
、実装基板３の加熱により電極端子５全体が溶融してし
まったり、電極以外の配線部までが溶融してしまうこと
がある。このように、電極端子５の中央部５ａ以外の部
分までが溶融してしまうと、表面張力が上述したように
作用しなくなり、バンプ２が電極端子５の凹部中央部に
納まらなくなったり、溶融した電極材料がはみ出して隣
接する電極同士を短絡させてしまうおそれがある。これ
を防止するため、本発明においては、実装基板３を加熱
しながら、実装基板３の電極端子５が形成されている表
面に冷却用のガスを吹き付けることとしている。このよ
うに、ガスを吹き付け実装基板表面を冷却することによ
り、実装基板３の表層における温度勾配を大きくするこ
とができる。この場合に、電極端子５の中央部５ａは窪
んでいるので、冷却ガスが当たり難く、また、温度勾配
の高温側に位置しているので、電極端子５はその凹部中
央部のみが他の部分に比較して高温になる。したがって
、電極端子５の中央部５ａの低融点金属のみが確実に溶
融され、その表面張力によりバンプ２が電極端子５の中
心部に向かって確実に誘導される。なお、冷却用ガスと
しては、Ｎ２ガス等の不活性ガスを用いることが好まし
い。
また、その吹き付けは、第２図にも示したように、実装
基板３と半導体素子１とが互いに向かい合わされている
ので、必然的に実装基板側方から半導体素子１と実装基
板３との相互間に吹き込むようにして行われる。実装基
板３に吹き付けられる冷却用ガスの温度は、常温で十分
であるが、このガスの温度及び吹き付け量を調節するこ
ととすれば、これにより実装基板３表面の温度を調節す
ることも可能である。
基板３と半導体素子１とが互いに向かい合わされている
ので、必然的に実装基板側方から半導体素子１と実装基
板３との相互間に吹き込むようにして行われる。実装基
板３に吹き付けられる冷却用ガスの温度は、常温で十分
であるが、このガスの温度及び吹き付け量を調節するこ
ととすれば、これにより実装基板３表面の温度を調節す
ることも可能である。
半導体素子１上に形成されるバンプ２のサ”イズを直径
８０μｍ１高さ約３０μｍとし、また、実装基板３上の
電極端子５のサイズを直径１００μｍとして、半導体素
子１を実装基板３に実装した。この場合に、実装後のバ
ンプ２と電極端子５の位置ズレを±５μｍ以内に納める
ために、位置合せ装置に要求される位置合せ精度は±５
０μｍであった。これに対して、上述の例と同寸法の平
坦な電極端子が形成された従来の実装基板に、上述した
例と同じ半導体素子を実装したところ、位置合せ装置に
要求される精度は±５μｍであった。
８０μｍ１高さ約３０μｍとし、また、実装基板３上の
電極端子５のサイズを直径１００μｍとして、半導体素
子１を実装基板３に実装した。この場合に、実装後のバ
ンプ２と電極端子５の位置ズレを±５μｍ以内に納める
ために、位置合せ装置に要求される位置合せ精度は±５
０μｍであった。これに対して、上述の例と同寸法の平
坦な電極端子が形成された従来の実装基板に、上述した
例と同じ半導体素子を実装したところ、位置合せ装置に
要求される精度は±５μｍであった。
この結果を下表に示す。
また、実装基板３の表面に冷却用ガスを吹き付けた場合
と、吹き付けなかった場合の実装基板表ところで、上述
した実施例においては、実装基板３の上電極端子５の中
央部５ａが低融点金属で形成されているが、電極端子５
全体を融点が比較的高い金属で形成し、その凹部の中央
部表面に低融点金属層をメッキ等により形成しておいて
もよい。
と、吹き付けなかった場合の実装基板表ところで、上述
した実施例においては、実装基板３の上電極端子５の中
央部５ａが低融点金属で形成されているが、電極端子５
全体を融点が比較的高い金属で形成し、その凹部の中央
部表面に低融点金属層をメッキ等により形成しておいて
もよい。
以上説明したように、本発明によれば従来のように高精
度で高価な位置合せ装置を必要とせず、比較的安価な位
置合せ装置を用いることができる。
度で高価な位置合せ装置を必要とせず、比較的安価な位
置合せ装置を用いることができる。
また、位置合せ装置による位置合せは、大まかなもので
足りるので、位置合せ装置による精密な位置合せを必要
としていた従来に比し、位置合せ装置による位置合せに
必要とされる時間が短くなる．したがって、実装に要す
る時間及びコストを低減することができる。
足りるので、位置合せ装置による精密な位置合せを必要
としていた従来に比し、位置合せ装置による位置合せに
必要とされる時間が短くなる．したがって、実装に要す
る時間及びコストを低減することができる。
さらに、冷却用ガスにより半導体素子の温度上昇が抑え
られるので、実装時に半導体素子が熱によるダメージを
受けることを防止できる。
られるので、実装時に半導体素子が熱によるダメージを
受けることを防止できる。
第１図は本発明が適用される実装基板とその電極端子に
対して大まかに位置合せされた半導体素子とを示した図
、第２図は半導体素子上のバンプが実装基板上の電極端
子の中心部に移動する途中の状態を示した図、第３図は
それらの実装後の状態を示した図である。 １・・・半導体素子、２・・・バンプ、３・・・実装基
板、４・・・凹部，５・・・電極端子、５ａ・・・中央
部、５ｂ・・・外周部、６・・・ホットプレート。
対して大まかに位置合せされた半導体素子とを示した図
、第２図は半導体素子上のバンプが実装基板上の電極端
子の中心部に移動する途中の状態を示した図、第３図は
それらの実装後の状態を示した図である。 １・・・半導体素子、２・・・バンプ、３・・・実装基
板、４・・・凹部，５・・・電極端子、５ａ・・・中央
部、５ｂ・・・外周部、６・・・ホットプレート。
Claims (1)
- 【特許請求の範囲】 半導体素子の表面に形成されたバンプを実装基板上の電
極端子に直接接続して前記半導体素子を前記実装基板上
に実装する方法であって、 前記電極端子に前記バンプの頂部を受容する凹部を形成
すると共に、前記凹部の少なくとも中央部に低融点金属
を配しておき、 前記実装基板を加熱すると共に、前記実装基板の表面に
冷却用ガスを吹き付けることを特徴とする半導体素子の
実装方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013416A JPH03218038A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子の実装方法 |
| CA002034700A CA2034700A1 (en) | 1990-01-23 | 1991-01-22 | Substrate for packaging a semiconductor device |
| AU69823/91A AU637874B2 (en) | 1990-01-23 | 1991-01-22 | Substrate for packaging a semiconductor device |
| US07/644,846 US5196726A (en) | 1990-01-23 | 1991-01-23 | Substrate for packaging a semiconductor device having particular terminal and bump structure |
| EP91100821A EP0439137A2 (en) | 1990-01-23 | 1991-01-23 | Substrate for packaging a semiconductor device, packaging structure and method |
| KR1019910001105A KR950001368B1 (ko) | 1990-01-23 | 1991-01-23 | 반도체소자 실장용 기판 및 반도체소자의 실장방법 |
| US07/993,006 US5298460A (en) | 1990-01-23 | 1992-12-18 | Substrate for packaging a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013416A JPH03218038A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218038A true JPH03218038A (ja) | 1991-09-25 |
Family
ID=11832532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013416A Pending JPH03218038A (ja) | 1990-01-23 | 1990-01-23 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218038A (ja) |
-
1990
- 1990-01-23 JP JP2013416A patent/JPH03218038A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014111A (en) | Electrical contact bump and a package provided with the same | |
| US5298460A (en) | Substrate for packaging a semiconductor device | |
| JPS6076189A (ja) | 集積回路パツケージのアラインメントの方法 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| JPH03218038A (ja) | 半導体素子の実装方法 | |
| JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| US6328196B1 (en) | Bump bonding device and bump bonding method | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JPH03218037A (ja) | 半導体素子実装用基板 | |
| JPH0348435A (ja) | フリップチップ素子の実装構造 | |
| JPH02206138A (ja) | フリップチップ実装方法 | |
| JP3303474B2 (ja) | 電気的接続接点形成方法及び半導体装置の接合方法 | |
| JP2001053109A (ja) | 半導体装置およびその製造方法 | |
| JPH03218034A (ja) | 半導体素子実装用基板 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JPH03218036A (ja) | 半導体素子実装用基板 | |
| JP2004119999A (ja) | フラックス転写装置及び微細金属バンプの製造装置 | |
| JPH04261054A (ja) | 半導体パッケージのリード | |
| JPH03218035A (ja) | 半導体素子実装用基板 | |
| JP2000165024A (ja) | 配線基板および電子部品ならびにそれらの接続方法 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JP2002124536A (ja) | Ｉｃチップの接続構造 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| JPH08222570A (ja) | はんだバンプの形成方法 |