JPH03224018A - マイクロコンピュータのクロック切り換え回路 - Google Patents
マイクロコンピュータのクロック切り換え回路Info
- Publication number
- JPH03224018A JPH03224018A JP2019567A JP1956790A JPH03224018A JP H03224018 A JPH03224018 A JP H03224018A JP 2019567 A JP2019567 A JP 2019567A JP 1956790 A JP1956790 A JP 1956790A JP H03224018 A JPH03224018 A JP H03224018A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- input
- output
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 38
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、マイクロコンピュータのクロック切り換え回
路に関するものである。
路に関するものである。
（ロ）従来の技術
マイクロコンピュータは、水晶振動子、セラミック振動
子等を含んで成る発振回路の発振クロックから作成され
るシステムクロックに基づいて動作する。近年、マイク
ロコンピュータの汎用化に伴い、マイクロコンピュータ
には、発振回路の発振クロックと該発振クロックを分周
した分周クロックとのオプション切り換え出力に基づい
て動作するものがある。ここで、発振クロックと分周ク
ロックとを切り換え出力するには、プログラム処理によ
って切り換える方法と、マスク処理によって切り換える
方法とがあるが、前者の場合、マイクロコンピュータが
動作中の為、両クロックの切り換え時にノイズが生じて
該マイクロコンピュータが暴走してしまう恐れがある。
子等を含んで成る発振回路の発振クロックから作成され
るシステムクロックに基づいて動作する。近年、マイク
ロコンピュータの汎用化に伴い、マイクロコンピュータ
には、発振回路の発振クロックと該発振クロックを分周
した分周クロックとのオプション切り換え出力に基づい
て動作するものがある。ここで、発振クロックと分周ク
ロックとを切り換え出力するには、プログラム処理によ
って切り換える方法と、マスク処理によって切り換える
方法とがあるが、前者の場合、マイクロコンピュータが
動作中の為、両クロックの切り換え時にノイズが生じて
該マイクロコンピュータが暴走してしまう恐れがある。
そこで、従来は、両クロックの切り換え出力部分をマス
クパターンで形成していた。
クパターンで形成していた。
（ハ）発明が解決しようとする課題
しかしながら、前記従来の技術の場合、マイクロコンピ
ュータのチップを作成する過程で、発振クロック又は分
周クロックの選択に応じてマスクパターンを変更しなけ
ればならず、汎用化には不向きとなる問題点があった。
ュータのチップを作成する過程で、発振クロック又は分
周クロックの選択に応じてマスクパターンを変更しなけ
ればならず、汎用化には不向きとなる問題点があった。
（ニ）課題を解決するための手段
本発明は、前記問題点を解決する為になされたものであ
り、発振回路の発振クロック又は該発振クロックを分周
した分周クロックの何れかの切り換え出力に基づいて動
作するマイクロコンピュータにおいて、マイクロコンピ
ュータをリセットするリセット回路と、前記リセット回
路のリセット解除出力に基づいて出力ポートとして使用
され、且つ、前記リセット回路のりセント出力に基づい
て入力ポートとして使用され、所定の周辺回路の高イン
ピーダンスの入力と接続さｔ′Ｌる入出力ポートと、前
記リセット回路のりセント出力によって、前記入出力ポ
ートの入力状態を記憶保持する記憶保持回路と、前記記
憶保持回路の出力によって、前記発振クロック又は前記
分周クロックの何れかを切り換え出力する切り換え回路
と、を備え、マイクロコンピュータのリセット時、前記
入出力ポートの入力状態に応じて前記発振クロック又は
前記分周クロックの切り換えを行うことを特徴とする。
り、発振回路の発振クロック又は該発振クロックを分周
した分周クロックの何れかの切り換え出力に基づいて動
作するマイクロコンピュータにおいて、マイクロコンピ
ュータをリセットするリセット回路と、前記リセット回
路のリセット解除出力に基づいて出力ポートとして使用
され、且つ、前記リセット回路のりセント出力に基づい
て入力ポートとして使用され、所定の周辺回路の高イン
ピーダンスの入力と接続さｔ′Ｌる入出力ポートと、前
記リセット回路のりセント出力によって、前記入出力ポ
ートの入力状態を記憶保持する記憶保持回路と、前記記
憶保持回路の出力によって、前記発振クロック又は前記
分周クロックの何れかを切り換え出力する切り換え回路
と、を備え、マイクロコンピュータのリセット時、前記
入出力ポートの入力状態に応じて前記発振クロック又は
前記分周クロックの切り換えを行うことを特徴とする。
（ホ）作用
本発明によれば、マイクロコンピュータのりセント時、
リセット回路のリセット出力と入出力ポートの入力状態
によって、発振クロック又は分周クロックの何れかが切
り換え回路から選択出力される。これより、マイクロコ
ンピュータは、選択出力に基づいて動作することになる
。
リセット回路のリセット出力と入出力ポートの入力状態
によって、発振クロック又は分周クロックの何れかが切
り換え回路から選択出力される。これより、マイクロコ
ンピュータは、選択出力に基づいて動作することになる
。
（へ）実施例
本発明の詳細を図面に従って具体的に説明する。
図面は、本発明の一実施例を示す回路図である。
図面において、発振回路（１）は、水晶振動子、セラミ
ック振動子等の発振振動子を含んで成り、所定周波数（
例えば数ＭＨ２）の発振クロックを出力し、該発振クロ
ックはマイクロコンピュータ（２）に取り込まれる。Ｔ
型フリップ７０ツブ（３）のＴ（トリガ）端子には発振
クロックが反転印加され、Ｑ（出力）端子からは発振ク
ロックの立下がりに同期した１／２分周出力（分周クロ
ック）が出力さ！しる。リセット回路（４）は、マイク
ロコンピュータをリセットする時に「１」となるリセッ
ト信号を出力し、リセット回路（４）の出力は、バッフ
ァ（５）の制御入力に印加される。入出力ポート（６）
は、高インピーダンスの入力を有する所定の周辺回路と
接続される。ここで、マイクロコンピュータ（２）のリ
セット時、リセット回路（４）からは７１ Ｊのリセッ
ト信号が出力される為、バッファ（５）は動作せず、入
出力ポート（６）は入力ポートとして使用される。また
、マイクロコンピュータ（２）の動作時、リセット回路
（１）からは「Ｏ」のノセット解除信号が出力される為
、バッファ（５）は動作し、入出力ポート（６）は出力
ポートとして使用されることになる。プルダウン抵抗（
１４）は、入出力ポート（６）と前記周辺回路の入力と
の間に設けられ、マイクロコンピュータ（２）のりセン
ト時、入出力ポート（６）の入力状態をローレベル（論
理「０」）に設定する。ここで、プルダウン抵抗（１４
）の抵抗値は、前記周辺回路の入力に影響を与えない値
に設定されている。尚、図示していないが、プルダウン
抵抗（１４）に代わって電源ＶＤＤにプルアップされる
プルアップ抵抗を、入出力ポート（６）と前記周辺回路
の入力との間に設けてもよく、この場合、前記プルアッ
プ抵抗は、入出力ポート（６）の入力状態をハイレベル
（論理「１．）に設定する。ここで、前記プルアンプ抵
抗の抵抗値も、前記周辺回路の入力に影響を与えない値
に設定されることになる。ＡＮＤゲート（７）（８）の
−方の入力には、リセット回路（４）の出力が共通印加
され、他方の入力には、各々入出力ポート（６）への入
力がバッファ（９）を介して印加及び反転印加される。
ック振動子等の発振振動子を含んで成り、所定周波数（
例えば数ＭＨ２）の発振クロックを出力し、該発振クロ
ックはマイクロコンピュータ（２）に取り込まれる。Ｔ
型フリップ７０ツブ（３）のＴ（トリガ）端子には発振
クロックが反転印加され、Ｑ（出力）端子からは発振ク
ロックの立下がりに同期した１／２分周出力（分周クロ
ック）が出力さ！しる。リセット回路（４）は、マイク
ロコンピュータをリセットする時に「１」となるリセッ
ト信号を出力し、リセット回路（４）の出力は、バッフ
ァ（５）の制御入力に印加される。入出力ポート（６）
は、高インピーダンスの入力を有する所定の周辺回路と
接続される。ここで、マイクロコンピュータ（２）のリ
セット時、リセット回路（４）からは７１ Ｊのリセッ
ト信号が出力される為、バッファ（５）は動作せず、入
出力ポート（６）は入力ポートとして使用される。また
、マイクロコンピュータ（２）の動作時、リセット回路
（１）からは「Ｏ」のノセット解除信号が出力される為
、バッファ（５）は動作し、入出力ポート（６）は出力
ポートとして使用されることになる。プルダウン抵抗（
１４）は、入出力ポート（６）と前記周辺回路の入力と
の間に設けられ、マイクロコンピュータ（２）のりセン
ト時、入出力ポート（６）の入力状態をローレベル（論
理「０」）に設定する。ここで、プルダウン抵抗（１４
）の抵抗値は、前記周辺回路の入力に影響を与えない値
に設定されている。尚、図示していないが、プルダウン
抵抗（１４）に代わって電源ＶＤＤにプルアップされる
プルアップ抵抗を、入出力ポート（６）と前記周辺回路
の入力との間に設けてもよく、この場合、前記プルアッ
プ抵抗は、入出力ポート（６）の入力状態をハイレベル
（論理「１．）に設定する。ここで、前記プルアンプ抵
抗の抵抗値も、前記周辺回路の入力に影響を与えない値
に設定されることになる。ＡＮＤゲート（７）（８）の
−方の入力には、リセット回路（４）の出力が共通印加
され、他方の入力には、各々入出力ポート（６）への入
力がバッファ（９）を介して印加及び反転印加される。
即ち、マイクロコンピュータ（２）のリセット時、ＡＮ
Ｄゲート（７）（８）の一方の入力には「１」のり七ノ
ド信号が印加される為、ＡＮＤゲート（７）からは入出
力ポート（６）への入力がそのまま出力され、ＡＮＤゲ
ート（８）からは入出力ポート（６）への入力が反転出
力される。Ｒ８型フッノブフロップ（１０）のＳ（セッ
ト）端子には、ＡＮＤゲート（７）の出力が印加され、
Ｒ（リセット）端子には、ＡＮＤゲート（８）の出力が
印加される。
Ｄゲート（７）（８）の一方の入力には「１」のり七ノ
ド信号が印加される為、ＡＮＤゲート（７）からは入出
力ポート（６）への入力がそのまま出力され、ＡＮＤゲ
ート（８）からは入出力ポート（６）への入力が反転出
力される。Ｒ８型フッノブフロップ（１０）のＳ（セッ
ト）端子には、ＡＮＤゲート（７）の出力が印加され、
Ｒ（リセット）端子には、ＡＮＤゲート（８）の出力が
印加される。
即ち、マイクロコンピュータ（２）がリセットされ、且
つ、入出力ポート（６）への入力がハイレベルの時、Ｒ
５型フリップ７０ツブ（１０）はセットされ、また、マ
イクロコンピュータ（２）がリセットされ、且つ、入出
力ポート（６）への入力がローレベルの時、Ｒ５型フリ
ップ７０ツブ（１０）はリセットされる。ＡＮＤゲート
（１１）（１２）及びＯＲゲート（１３）は切り換え回
路を構成する。ここで、ＡＮＤゲート（１１）（１２）
の一方の入力には、各々発振クロック及び分周クロック
が印加され、他方の入力には、各々Ｒ５型フリンプフロ
ノプ（１０）のＱ（出力）端子の出力が印加及び反転印
加される。即ち、Ｒ５型フリシブフロップ（１０）がセ
ットされた時、ＯＲゲー） （１３）から発振クロック
が切り換え出力され、また、Ｒ５型フリップフロップ（
１０）がノセントさ！ｔた時、ＯＲゲート（１３）から
分周クロｌりが切り換え出力される。
つ、入出力ポート（６）への入力がハイレベルの時、Ｒ
５型フリップ７０ツブ（１０）はセットされ、また、マ
イクロコンピュータ（２）がリセットされ、且つ、入出
力ポート（６）への入力がローレベルの時、Ｒ５型フリ
ップ７０ツブ（１０）はリセットされる。ＡＮＤゲート
（１１）（１２）及びＯＲゲート（１３）は切り換え回
路を構成する。ここで、ＡＮＤゲート（１１）（１２）
の一方の入力には、各々発振クロック及び分周クロック
が印加され、他方の入力には、各々Ｒ５型フリンプフロ
ノプ（１０）のＱ（出力）端子の出力が印加及び反転印
加される。即ち、Ｒ５型フリシブフロップ（１０）がセ
ットされた時、ＯＲゲー） （１３）から発振クロック
が切り換え出力され、また、Ｒ５型フリップフロップ（
１０）がノセントさ！ｔた時、ＯＲゲート（１３）から
分周クロｌりが切り換え出力される。
以上より、マイクロコンピュータ（２）のリセット時、
入出力ポート（６）をプルアスプ又はプルダウンするの
みで、発振クロック又は分周クロックがＯＲゲート（１
３）から切り換え出力されることになる。また、マイク
ロコンピュータ（２）の動作時、ＯＲゲート（１３）か
ら出力される発振クロック又は分周クロックの何れか一
方からマイクロコンピュータ（２）動作用のシステムク
ロックが作成され、処理データＳが入出力ポート（６）
から出力されることになる。
入出力ポート（６）をプルアスプ又はプルダウンするの
みで、発振クロック又は分周クロックがＯＲゲート（１
３）から切り換え出力されることになる。また、マイク
ロコンピュータ（２）の動作時、ＯＲゲート（１３）か
ら出力される発振クロック又は分周クロックの何れか一
方からマイクロコンピュータ（２）動作用のシステムク
ロックが作成され、処理データＳが入出力ポート（６）
から出力されることになる。
従って、マイクロコンピュータ（２）を動作させるため
の発振クロック又は分周クロックの切り換えを行うには
、入出力ポート（６）にプルアップ抵抗又はプルダウン
抵抗を外部接続すればよい為、マイクロコンピュータ（
２）のチップのマスク変更が不要となり（マスクが共通
でよく）、汎用性のあるマイクロコンピュータを提供で
きることになる。更に、マイクロコンピュータ（２）の
ユーザー自身が発振クロック又は分周クロックを自由に
切り換え出力できる為、使用性の良好なマイクロコンピ
ュータを提供できることになる。
の発振クロック又は分周クロックの切り換えを行うには
、入出力ポート（６）にプルアップ抵抗又はプルダウン
抵抗を外部接続すればよい為、マイクロコンピュータ（
２）のチップのマスク変更が不要となり（マスクが共通
でよく）、汎用性のあるマイクロコンピュータを提供で
きることになる。更に、マイクロコンピュータ（２）の
ユーザー自身が発振クロック又は分周クロックを自由に
切り換え出力できる為、使用性の良好なマイクロコンピ
ュータを提供できることになる。
（ト）発明の効果
本発明によれば、マイクロコンピュータを動作させるた
めの発振クロック又は該発振クロックを分周した分周ク
ロックを切り換え出力するには、入出力ポートに入力状
態設定手段を外部接続するのみでよい為、マイクロコン
ピュータのチップのマスク変更が不要となって、汎用性
のあるマイクロコンピュータの提供が可能となり、更に
、マイクロコンピュータのユーザー自身が発振クロック
又は分周クロックを自由に切り換え出力できる為、使用
性の良好なマイクロコンピュータの提供ら可能となる等
の利点が得られる。
めの発振クロック又は該発振クロックを分周した分周ク
ロックを切り換え出力するには、入出力ポートに入力状
態設定手段を外部接続するのみでよい為、マイクロコン
ピュータのチップのマスク変更が不要となって、汎用性
のあるマイクロコンピュータの提供が可能となり、更に
、マイクロコンピュータのユーザー自身が発振クロック
又は分周クロックを自由に切り換え出力できる為、使用
性の良好なマイクロコンピュータの提供ら可能となる等
の利点が得られる。
図面は、本発明の一実施例を示す回路図である。
（１）・ 発振回路、（２）・・マイクロコンピュータ
、（４） リセット回路、（６）・・・入出力ポート
、（１０）−ＲＳ型フリップ７０ツブ、（１１）（１２
）・・−ＡＮＤゲート、（１３）−ＯＲゲート、（１４
）・・・プルダウン抵抗。
、（４） リセット回路、（６）・・・入出力ポート
、（１０）−ＲＳ型フリップ７０ツブ、（１１）（１２
）・・−ＡＮＤゲート、（１３）−ＯＲゲート、（１４
）・・・プルダウン抵抗。
Claims (3)
- （１）発振回路の発振クロック又は該発振クロックを分
周した分周クロックの何れかの切り換え出力に基づいて
動作するマイクロコンピュータにおいて、 マイクロコンピュータをリセットするリセット回路と、 前記リセット回路のリセット解除出力に基づいて出力ポ
ートとして使用され、且つ、前記リセット回路のリセッ
ト出力に基づいて入力ポートとして使用され、所定の周
辺回路の高インピーダンスの入力と接続される入出力ポ
ートと、 前記リセット回路のリセット出力によって、前記入出力
ポートの入力状態を記憶保持する記憶保持回路と、 前記記憶保持回路の出力によって、前記発振クロック又
は前記分周クロックの何れかを切り換え出力する切り換
え回路と、を備え、 マイクロコンピュータのリセット時、前記入出力ポート
の入力状態に応じて前記発振クロック又は前記分周クロ
ックの切り換えを行うことを特徴とするマイクロコンピ
ュータのクロック切り換え回路。 - （２）入出力ポートの入力状態を設定するための入力状
態設定手段を、前記入出力ポートに外部接続して成るこ
とを特徴とする請求項（１）記載のマイクロコンピュー
タのクロック切り換え回路。 - （３）入力状態設定手段は、周辺回路の入力に影響を与
えない抵抗値を有するプルアップ抵抗又はプルダウン抵
抗であることを特徴とする請求項（２）記載のマイクロ
コンピュータのクロック切り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019567A JPH03224018A (ja) | 1990-01-30 | 1990-01-30 | マイクロコンピュータのクロック切り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019567A JPH03224018A (ja) | 1990-01-30 | 1990-01-30 | マイクロコンピュータのクロック切り換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224018A true JPH03224018A (ja) | 1991-10-03 |
Family
ID=12002872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019567A Pending JPH03224018A (ja) | 1990-01-30 | 1990-01-30 | マイクロコンピュータのクロック切り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03224018A (ja) |
-
1990
- 1990-01-30 JP JP2019567A patent/JPH03224018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| JPH03224018A (ja) | マイクロコンピュータのクロック切り換え回路 | |
| US4073131A (en) | Time-setting and displaying mode control circuit for an electronic timepiece | |
| JPH0362611A (ja) | クロック発生回路 | |
| JPH02130020A (ja) | 遅延回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP2524404B2 (ja) | シフトレジスタ | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH0369212A (ja) | プログラマブル・カウンタ回路 | |
| JPS5912635A (ja) | 可変分周器 | |
| JPH0433117A (ja) | ウオッチドッグタイマ回路 | |
| JP2664109B2 (ja) | リアルタイムポート | |
| JPH0522085A (ja) | エツジ・トリガド・フリツプフロツプ | |
| JPH01208909A (ja) | タイマ装置 | |
| JPH0191528A (ja) | 高速プリスケーラ回路 | |
| JPS6213851B2 (ja) | ||
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPH06196985A (ja) | パルス幅拡張回路 | |
| JPS6144415B2 (ja) | ||
| JPS6187426A (ja) | フリツプフロツプ | |
| JPH02109414A (ja) | 半導体集積回路 | |
| JPH08125510A (ja) | 信号遅延回路 | |
| JPH04169878A (ja) | ディジタル集積回路のテスト回路 | |
| JPH02268358A (ja) | マイクロコンピュータ | |
| JPH02145011A (ja) | 波形整形回路 |