JPH0322491A - 薄膜集積回路の製造方法 - Google Patents
薄膜集積回路の製造方法Info
- Publication number
- JPH0322491A JPH0322491A JP15760089A JP15760089A JPH0322491A JP H0322491 A JPH0322491 A JP H0322491A JP 15760089 A JP15760089 A JP 15760089A JP 15760089 A JP15760089 A JP 15760089A JP H0322491 A JPH0322491 A JP H0322491A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- conductor layer
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜集積回路の製造方法に関する。
従来の薄膜集積回路の製造力法は、第２図（ａ）に示す
ように、絶縁基板１の上に−９０ｘｌＯ−’／ｔの抵抗
温度係数を有する窒化タンタル薄膜からなる薄膜抵抗層
２をマグネトロンスパッタ法により形威し、薄膜抵抗層
２の上にＮｉＣｒ／Ａｕ，Ｔｉ／Ｐａ／Ａｕ，Ａｊ 等
の薄膜導体層３を堆積し、薄膜導体層３の上にホトレジ
スト膜５を塗布してパター二ンをマスクとして薄膜導体
層３をエッチングして導体層パターンを形或する。
ように、絶縁基板１の上に−９０ｘｌＯ−’／ｔの抵抗
温度係数を有する窒化タンタル薄膜からなる薄膜抵抗層
２をマグネトロンスパッタ法により形威し、薄膜抵抗層
２の上にＮｉＣｒ／Ａｕ，Ｔｉ／Ｐａ／Ａｕ，Ａｊ 等
の薄膜導体層３を堆積し、薄膜導体層３の上にホトレジ
スト膜５を塗布してパター二ンをマスクとして薄膜導体
層３をエッチングして導体層パターンを形或する。
次に、第２図（ｃ）に示すように、ホトレジスト膜５を
除去した後、ホトレジスト膜６を塗布してパターニング
し、ホトレジスト膜６をマスクとして薄膜抵抗層２をエ
ッチングし導体積層して設ける。
除去した後、ホトレジスト膜６を塗布してパターニング
し、ホトレジスト膜６をマスクとして薄膜抵抗層２をエ
ッチングし導体積層して設ける。
次に、第２図（ｄ）に示すように、ホトレジスト膜６を
除去した後、薄膜抵抗層２の経時的安定性を得るため空
気中で２５０〜４５０℃の熱処理を行い薄膜集積回路を
構或する。
除去した後、薄膜抵抗層２の経時的安定性を得るため空
気中で２５０〜４５０℃の熱処理を行い薄膜集積回路を
構或する。
上述した従来の薄膜集積回路の製造方法は、薄膜導体層
の上に塗布したホトレジスト膜が゛薄膜導体層をバター
二冫グした後のホトレジスト膜の剥離工程で生ずる残渣
のために導体層上に汚れやじみを作ｂ１パターン形成時
は、傷を生じて信頼性を低下させるという問題点があっ
た。
の上に塗布したホトレジスト膜が゛薄膜導体層をバター
二冫グした後のホトレジスト膜の剥離工程で生ずる残渣
のために導体層上に汚れやじみを作ｂ１パターン形成時
は、傷を生じて信頼性を低下させるという問題点があっ
た。
筐た、Ｍ系の薄膜導体層を使用した場合、パターン形成
後、薄膜抵抗層の経時的安定性を得るための熱処理を行
うと、Ｍ膜表面が酸化しやすく、接触抵抗発生の原因と
なｂ１薄膜抵抗層の測定精度に悪影響を及ぼすという欠
点がある。
後、薄膜抵抗層の経時的安定性を得るための熱処理を行
うと、Ｍ膜表面が酸化しやすく、接触抵抗発生の原因と
なｂ１薄膜抵抗層の測定精度に悪影響を及ぼすという欠
点がある。
本発明の薄膜集積回路の製造方法は、絶縁基板上に薄膜
抵抗層及び薄膜導体層を順次積層して設ける工程と、前
記薄膜導体層の上に耐酸化性絶縁膜を形成する工程と、
前記絶縁膜及び前記薄膜導体層を選択的に順次エッチン
グして導体積層して設ける工程と、前記薄膜抵抗層を選
択的にエッチングして抵抗層パターンを形或する工程と
、前記抵抗層の安定化のための熱処理を行った後前記絶
縁膜を除去する工程とを含んで構成される。
抵抗層及び薄膜導体層を順次積層して設ける工程と、前
記薄膜導体層の上に耐酸化性絶縁膜を形成する工程と、
前記絶縁膜及び前記薄膜導体層を選択的に順次エッチン
グして導体積層して設ける工程と、前記薄膜抵抗層を選
択的にエッチングして抵抗層パターンを形或する工程と
、前記抵抗層の安定化のための熱処理を行った後前記絶
縁膜を除去する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第１図（ａ）に示すように、ガラスやセラミック
等からなる絶縁基板１の上に薄膜抵抗層２として−９０
Ｘ１０″″７℃の抵抗温度係数を有する窒化タンタル薄
ｉ監成し、薄膜抵抗層２の上に薄膜導体層３としてＴｉ
／Ｐｄ／Ａｕ又はＭ薄膜をマグネトロンスパッタ法によ
う０．４μｍの厚さに堆積し、薄膜導体層３の上に高周
波スパッタ法によう約１μｍの厚さの酸化シリコン膜４
を堆積する。次に、酸化シリコン膜４の上にホトレジス
ト膜５を塗布して露光・現像を行いパターニングする。
等からなる絶縁基板１の上に薄膜抵抗層２として−９０
Ｘ１０″″７℃の抵抗温度係数を有する窒化タンタル薄
ｉ監成し、薄膜抵抗層２の上に薄膜導体層３としてＴｉ
／Ｐｄ／Ａｕ又はＭ薄膜をマグネトロンスパッタ法によ
う０．４μｍの厚さに堆積し、薄膜導体層３の上に高周
波スパッタ法によう約１μｍの厚さの酸化シリコン膜４
を堆積する。次に、酸化シリコン膜４の上にホトレジス
ト膜５を塗布して露光・現像を行いパターニングする。
次に、第１図（ｂ）に示すように、ホトレジスト膜５を
マスクとして酸化シリコン膜４及び薄膜導体層３を順次
エッチングして除去し、薄膜導体層３をパターニングす
る。
マスクとして酸化シリコン膜４及び薄膜導体層３を順次
エッチングして除去し、薄膜導体層３をパターニングす
る。
次に、第１図（Ｃ）に示すように、ホトレジスト膜５を
除去した後全面にホトレジスト膜６を塗布してパターニ
ングし、ホトレジスト膜６をマスクとして薄膜抵抗層２
をエッチングし抵抗積層して設ける。
除去した後全面にホトレジスト膜６を塗布してパターニ
ングし、ホトレジスト膜６をマスクとして薄膜抵抗層２
をエッチングし抵抗積層して設ける。
次に、第１図（ｄ）に示すようにＪホトレジスト膜６を
除去した後薄膜抵抗層の経時的安定性を得るため、空気
中で２５０℃〜４５０℃の熱処理を行う。
除去した後薄膜抵抗層の経時的安定性を得るため、空気
中で２５０℃〜４５０℃の熱処理を行う。
次に、第１図（ｅ）に示すように、酸化シリコン膜４を
除去して薄膜集積回路を構成する。
除去して薄膜集積回路を構成する。
このことによって、レジストの剥離不十分による導体膜
上の汚れやじみの発生を防ぎ、Ｍ膜を薄膜導体層に使用
した場合にはＭ膜の表面酸化を防止することができる。
上の汚れやじみの発生を防ぎ、Ｍ膜を薄膜導体層に使用
した場合にはＭ膜の表面酸化を防止することができる。
なお、酸化シリコン膜の代ｂに窒化シリコン膜を使用し
ても良い。
ても良い。
以上説明したように本発明は、絶縁性基板上に薄膜抵抗
層及び導体層を順次積層して設け、導体眉の上に絶縁性
薄膜を形威してパターニング及び−５− 熱処理工程にかける導体層の保護膜とし、熱処理後、こ
の絶縁性薄膜を除去することによって、パターン形成時
にかける導体層の傷やホトレジスト膜の残留等による導
体層表面の汚れ、しみたとを防ぐことができ、１た、熱
処理による導体層表面の酸化を防止して信頼性を向上さ
せるという効果を有する。
層及び導体層を順次積層して設け、導体眉の上に絶縁性
薄膜を形威してパターニング及び−５− 熱処理工程にかける導体層の保護膜とし、熱処理後、こ
の絶縁性薄膜を除去することによって、パターン形成時
にかける導体層の傷やホトレジスト膜の残留等による導
体層表面の汚れ、しみたとを防ぐことができ、１た、熱
処理による導体層表面の酸化を防止して信頼性を向上さ
せるという効果を有する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第２図（ａ）〜（ｄ）は、
従来の薄膜集積回路の製造方法を説明するための工程順
に示した断面図である。 １・・・・・・絶縁基板、２・・・・・・薄膜抵抗層、
３・・・・・・薄膜導体層、４・・・・・・酸化シリコ
ン膜、５，６・・・・・・ホトレジスト膜。
めの工程順に示した断面図、第２図（ａ）〜（ｄ）は、
従来の薄膜集積回路の製造方法を説明するための工程順
に示した断面図である。 １・・・・・・絶縁基板、２・・・・・・薄膜抵抗層、
３・・・・・・薄膜導体層、４・・・・・・酸化シリコ
ン膜、５，６・・・・・・ホトレジスト膜。
Claims (1)
- 絶縁基板上に薄膜抵抗層及び薄膜導体層を順次積層し
て設ける工程と、前記薄膜導体層の上に耐酸化性絶縁膜
を形成する工程と、前記絶縁膜及び前記薄膜導体層を選
択的に順次エッチングして導体層パターンを形成する工
程と、前記薄膜抗抗層を選択的にエッチングして抵抗層
パターンを形成する工程と、前記抵抗層の安定化のため
の熱処理を行った後前記絶縁膜を除去する工程とを含む
ことを特徴とする薄膜集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760089A JPH0322491A (ja) | 1989-06-19 | 1989-06-19 | 薄膜集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760089A JPH0322491A (ja) | 1989-06-19 | 1989-06-19 | 薄膜集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322491A true JPH0322491A (ja) | 1991-01-30 |
Family
ID=15653262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15760089A Pending JPH0322491A (ja) | 1989-06-19 | 1989-06-19 | 薄膜集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322491A (ja) |
-
1989
- 1989-06-19 JP JP15760089A patent/JPH0322491A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61171131A (ja) | 半導体上にパタ−ン化された導電層を形成する方法 | |
| JP4711249B2 (ja) | 超伝導集積回路及びその作製方法 | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| JP3935687B2 (ja) | 薄膜抵抗素子およびその製造方法 | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPH10308397A (ja) | 電極端子及びその製造方法 | |
| JPH07202425A (ja) | 多層配線基板の製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JPH07273280A (ja) | 薄膜パターンの形成方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
| JPH0620230A (ja) | 薄膜磁気ヘッドおよびその製法 | |
| JP2699924B2 (ja) | セラミック基板及びその製造方法 | |
| JPH0114718B2 (ja) | ||
| KR0147995B1 (ko) | 박막 헤드의 패터닝 방법 | |
| JP2005277329A (ja) | 配線基板の製造方法 | |
| JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPH04127559A (ja) | 混成集積回路 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| JPH0563366A (ja) | セラミツク多層配線板の製造方法 | |
| JPH054362A (ja) | サーマルヘツドの製造方法 |